JPH0421910B2 - - Google Patents

Info

Publication number
JPH0421910B2
JPH0421910B2 JP58187033A JP18703383A JPH0421910B2 JP H0421910 B2 JPH0421910 B2 JP H0421910B2 JP 58187033 A JP58187033 A JP 58187033A JP 18703383 A JP18703383 A JP 18703383A JP H0421910 B2 JPH0421910 B2 JP H0421910B2
Authority
JP
Japan
Prior art keywords
area
elements
layout
route
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58187033A
Other languages
English (en)
Other versions
JPS6079470A (ja
Inventor
Yasuhiro Kobayashi
Yutaka Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58187033A priority Critical patent/JPS6079470A/ja
Publication of JPS6079470A publication Critical patent/JPS6079470A/ja
Publication of JPH0421910B2 publication Critical patent/JPH0421910B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/18Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/13Architectural design, e.g. computer-aided architectural design [CAAD] related to design of buildings, bridges, landscapes, production plants or roads

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、空間レイアウト計画における接続経
路のレイアウト支援装置に係わり、特に一定の制
約条件評価基準のもとで、接続経路を自動的に生
成するレイアウト支援装置に関する。
〔発明の背景〕
空間レイアウト計画において接続経路を生成す
る方法としては、数理計画手法に基づくメイズ法
があり、LSIのレイアウト設計に適用されてい
る。メイズ法は、位置関係に関する制約条件をフ
レキシブルに取り扱うことが難しく、領域要素の
大きさを物理的なセル寸法より決めるので要素数
が多くなるという問題があつた。
〔発明の目的〕
本発明の目的は、接続経路に課される制約条件
を満足する適切な接続経路をレイアウトできるレ
イアウト支援装置を提供することにある。
〔発明の概要〕
本発明の特徴は、接続経路の配置に対する制約
条件と領域要素位置データとの関係を規定するル
ールであつて前提部及び帰結部を有するプロダク
シヨンタイプの複数の前記ルールを記憶する記憶
手段と、レイアウト領域内のレイアウト要素以外
の領域を複数の領域要素に分割する手段と、得ら
れた前記領域要素と前記レイアウト要素との位置
関係、前記領域要素相互の位置関係及び前記レイ
アウト要素相互の位置関係を個々に示す複数の前
記領域要素位置データを作成する手段と、指定さ
れた複数のレイアウト要素を連絡する接続経路
を、この接続経路に対する制約条件を含む前記ル
ールに規定された前記領域要素位置データにより
定まる前記領域要素を通るように設定する手段と
を備えたことにある。
〔発明の実施例〕
以下、本発明の一実施例を第1図により説明す
る。図において、1は入力装置、2は電子計算
機、9a,9b,9cは外部記憶装置、3は出力
装置である。電子計算機2は、入出力処理装置2
A、中央処理装置2B、記憶媒体2Cから成つて
いる。空間レイアウト計画における接続経路生成
の命令は、入力装置1より、入出力処理装置2A
を介して、中央処理装置2Bに入力され、処理プ
ログラムおよびデータ・ベースを格納した記憶媒
体2Cを用いて処理が実行される。レイアウト計
画の接続経路配置の前提条件であるレイアウト空
間の境界の要素、空間内に既に配置されている要
素の位置データ、およびレイアウトの基本条件に
関するデータは、外部記憶媒体9より入力され、
記憶媒体2Cに格納される。特定の接続経路の配
置条件は、入力装置1より入力され、記憶媒体2
Cに格納される。中央処理装置2Bにて処理され
た結果は、入出力処理装置2Aを介して、表示装
置3に出力される。
本実施例は、空間レイアウト計画における接続
経路の自動生成方法を、2次元平面内の長方形の
区画において、長方形あるいは正方形の要素が既
に配置されている前提のもとで、既知要素と他の
既知要素を接続するような場合に適用をはかつた
例である。第2図は、本実施例で説明するレイア
ウト計画の前提を示す図である。図において、1
0A〜10Kは、既に配置が与えられている要素
であり、以下では、既知要素と呼称する。本実施
例の説明では、接続経路の配置可能な位置を、境
界の既知要素10A,10B,10C,10Dに
より囲まれた長方形の空間内にあり、しかも、い
ずれの既知要素によつても占有されていない部分
に限定する。
本実施例は、知識工学の手法を利用して上記の
空間レイアウト計画において、接続経路の配置が
可能な空間部分を領域要素に分割し、各領域要素
に位置関係を記述するのに有効な層性をデータと
して定義し、各領域要素および配置が既に与えら
れている既知要素との間に生ずる位置関係をデー
タとして定義格納しておき、配置可能な接続経路
の生成および最適な接続経路の決定のために、上
記データとの照合検索に基づく方法を用いること
により、最適な配置を有する接続経路を自動的に
生成させようとするものである。このような接続
経路の自動生成方法について以下に説明する。
第1図において、電子計算機2の記憶媒体2C
は空間位置のデータ・ベース4、領域要素・空間
位置関係のデータ・ベース5、接続経路の制約条
件・評価基準のデータ・ベース6、接続経路の配
置条件のデータ・ベース7および処理プログラム
8を記憶している。
空間位置のデータ・ベース5は、既知要素の空
間位置を示す座標を記録しておくデータ・ベース
である。第3図は、第2図に示した既知要素を、
2次元X−Y座標平面で表わした説明図である。
既知要素は、座標軸と平行な線分から成る長方形
あるいは正方形で表わされているので、既知要素
の位置は、長方形(あるいは正方形)の上側のY
座標、下側のY座標、右側のX座標、左側のX座
標で表わすことができる。第4図は、第3図に基
づいて既知要素10A〜10Kの座標を記したも
のである。
空間位置のデータ・ベース4を用いて、処理プ
ログラム8は、既知要素に占有されていないとい
う意味で接続経路の配置が可能な空間部分を領域
要素に分割する処理を実行する。
領域要素・空間位置関係のデータ・ベース5
は、処理プログラム8により定義された領域要素
の属性、既知要素と他の既知要素の位置関係、領
域要素と既知要素の位置関係、領域要素と他の領
域要素の位置関係を記録したデータ・ベースであ
る。第5図は、本実施例における領域要素の分割
の一例を説明した図である。図において、10A
〜10Kは既知要素、51は領域要素、52は領
域要素51の右側に隣接した領域要素である。領
域要素51は、上側に関しては既知要素10A、
下側に関しては既知要素10G、右側に関しては
既知要素10E、左側に関しては既知要素10F
と向き合わせの関係している。領域要素が上下右
左のどの方向でどの既知要素に面しているかを、
領域要素の属性と値の組として定義できる。領域
要素52にも、同様な領域要素の属性を定義で
き、しかも領域要素51と同じ値となる。すなわ
ち、領域要素51,52を合わせたような領域要
素に対しても、このような属性の値は変わらず、
領域要素が上下右左の方向でどの既知要素に面し
ているかという属性からは、領域要素51,52
を合わせて一つの領域要素にした方が領域要素の
数を減らすことができる。
第6図は、本実施例における領域分割の別な一
例を説明した図である。図において、10A〜1
0Kは既知要素、61は領域要素である。領域要
素61は、上側に関しては既知要素10A、下側
に関しては10G、右側に関しては10E、左側
に関しては10Fに面している。第7図は、第6
図に含まれるすべての領域要素に関し、上下右左
の方向でどの既知要素に面しているかという領域
要素の属性を与えたものである。第7図から明ら
かなように、第6図に示した領域要素は、すべて
相異なつた属性をもつており、既知要素との位置
関係を表わす上で、最も少ない数の領域要素の組
を形成している。本実施例においては、以下、第
6図に示した領域要素に基づいて説明を進める。
以上に、領域要素と既知要素との位置関係を表わ
した領域要素の属性に関し記した。
領域要素と他の領域要素の位置関係も、領域要
素の属性として定義できる。最も基本的な位置関
係は隣接関係である。例えば、領域要素61に関
しては、上に領域要素62、下側に領域要素6
3、右側に領域要素64、左側に既知要素10F
が隣接している。
領域要素の位置を示す座標は、既知要素の位置
座標と同様に定義することができ、領域要素の最
も基本的属性となる。領域要素のX方向寸法、Y
方向寸法は、領域要素の位置座標より求められ
る。
既知要素と他の既知要素の位置関係も同様に、
定義できる。例えば、第6図で既知要素10G
は、上側に関しては、左から右にかけて既知要素
10F,10Aに下側に関しては、既知要素10
Jに、右側に関しては、上から下にかけて既知要
素10H,10Cに、左側に関しては、上から下
にかけて既知要素10D,10Iに面している。
既知要素10Gと既知要素10Hとは、接してい
るという意味で特殊な位置関係にある。この関係
は、領域要素の属性としても用いた隣接関係とし
て表わすこともできる。
領域要素と既知要素の位置関係は、基本的には
領域要素の属性に含まれている。別の表現に基づ
く位置関係としては、例えば、第6図で領域要素
61は、既知要素10Aと10Gの間にあり、ま
た、既知要素10Eと10Fの間にある。
領域要素と他の領域要素の位置関係は、領域要
素の隣接関係に関する属性である。
第8図は、本実施例において、領域要素・空間
位置関係のデータ・ベース5に格納されているデ
ータの例を示したものである。この第8図は、領
域要素と既知要素との位置関係、領域要素相互の
位置関係及び既知要素相互の位置関係を個々に示
している複数の領域要素位置データを示す。
接続経路の制約条件・評価基準のデータ・ベー
ス6は、接続経路の配置において適用される制約
条件および評価基準を帰結部とし、帰結部を論理
的に成立されるような上記の領域要素・空間位置
関係のデータ・ベース5に格納されたデータに対
する条件あるいはデータに基づく処理結果に対す
る条件の組合せを前提部として定義した、前提・
帰結関係を記録しておくデータ・ベースである。
これは、一般に知識工学の研究者の間でプロダク
シヨン・ルールと呼ばれているものに相当するデ
ータ格納方法である。
第9図は、接続経路の配置において適用される
典型的な制約条件を帰結部とし、この制約条件を
論理的に成立させるような位置関係のデータに対
する条件、あるいは、位置関係のデータに基づい
て算出されるデータに対する条件の組合せを帰結
部として対照させて説明したものである。例え
ば、接続経路が特定の既知要素の近傍を通過する
という制約条件を満たすためには、その既知要素
と隣接する領域要素が、接続経路を形成する領域
要素の中に含まれていなければならない。デー
タ・ベース6においては、このような制約条件
は、記号により表わし格納してあるので、処理プ
ログラム8は、制約条件が満足されているか否か
の判定を、記号処理の形で実施することができ
る。
接続経路の配置に対する評価基準は、接続経路
の選定を最適化するための指標であり、接続経路
の特定性能を最大あるいは最小とする条件を帰結
部とし、上記の領域要素・空間位置関係のデー
タ・ベース5に格納されたデータに基づく処理結
果に対する条件を前提部として格納してある。
第9図に示すルールは、接続経路の配置に対す
る制約条件と領域要素位置データとの関係を規定
するルールであつて前提部及び帰結部を有するプ
ロダクシヨンタイプの複数のルールである。
接続経路の配置条件のデータ・ベース7は、接
続経路の名称、経路により接続すべき既知要素の
組、経路と既知要素の接点となる座標、接続経路
の幅、その接続経路の配置に対して適用される制
約条件、評価基準、および領域要素の形で求めた
接続経路を位置座標の形に変換する場合の条件等
から成る個別の接続経路に対するデータを記録す
るデータ・ベースである。
例えば、接続経路R1は、既知要素10Fの位
置座標(3.5,12)と既知要素10Jの位置座標
(6,1)を幅0.5の経路で接続し、制約条件は、
経路が既知要素10D,10Iの間を通過するこ
と、直線部の最大長さが12以下であることの2
点、評価基準は、経路距離の短かいことであり、
同じ距離の経路が複数ある場合には、直線部の最
大長さの短いものを優先することとする。
接続経路R2は、既知要素10Eの位置座標
(11,13)と既知要素10Kの位置座標(11,3)
を幅1の経路で接続し、制約条件は特になし、評
価基準は、経路距離の短かいことであり、同じ距
離の経路が複数ある場合には、経路の曲がり点の
数が少ないものを優先することとする。接続経路
を領域要素の形から位置座標の形に変換する条件
としては、接続経路R1,R2ともに、領域要素
の中央に配置するような方法を用いる。
処理プログラム8は、データ・ベース4,5,
6,7を形成し、空間位置のデータ・ベース4に
基づいて処理を行ない、領域要素・空間位置関係
のデータ・ベース5にデータを格納し領域要素・
空間位置関係のデータ・ベース5、制約条件・評
価基準のデータ・ベース6、接続経路の配置条件
のデータ・ベース7に基づいて処理を行ない、最
適な接続経路を自動的に生成し、出力装置3に結
果を出力する。
第10図は、処理プログラム8の上記の機能部
分を記した処理フローの説明図である。図におい
て、実線の矢印は処理のフロー、破線のフローは
データのフローを示しており、第1の処理ステツ
プ101は、レイアウト・データの格納部121
であり、第2の処理ステツプ102は、既知要素
の位置関係定義部110、領域要素定義部11
1、既知要素の位置関係定義部112、位置関係
データ格納部113から成り、第3の処理ステツ
プ103は、接続経路の配置条件格納部122で
あり、第4の処理ステツプは、領域要素経路の要
求仕様定義部であり、第5の処理ステツプ105
は、領域要素属性検索・検証部114、最適領域
要素経路生成部115から成り、第6の処理ステ
ツプ104は、経路詳細仕様定義部116、経路
位置座標生成部117から成り、第7の処理ステ
ツプは、接続経路表示出力部である。
第1の処理ステツプ101では、外部記憶媒体
9Aより、レイアウトの対象とする空間の境界の
要素、空間内に既に配置されている要素の位置座
標データを入力格納し、空間位置のデータ・ベー
ス4を形成し、外部記憶媒体9Bよりレイアウト
の基本条件とその条件を成立させるために接続経
路が満たすべき条件を組合せの形で論理的に関係
づけたデータを入力し、記憶媒体2Cに格納し、
制約条件・評価基準のデータ・ベース6を形成す
る。
第2の処理ステツプ102では、処理プログラ
ム8は、以下に説明するような処理を実行する。
空間位置のデータ・ベース4は、第4図に示した
ような既知要素の位置座標データを格納してい
る。このデータを入力とし、既知要素の位置関係
定義部110は、既知要素と他の既知要素の位置
関係を求め、第8図に示したような形で定義を行
なう。領域要素定義部111は、既知要素に占有
されていない空間部分を分割して領域要素の定義
を行なう。領域要素に相対する既知要素が一意的
に与えられ、しかも領域要素の数が最小となるよ
うな領域要素は、第6図に示されている。領域要
素・既知要素の位置関係定義部112は、領域要
素と他の領域要素の位置関係、領域要素と既知要
素の位置関係を求め、第8図に示したような形で
定義を行なう。位置関係データ格納部113は、
以上のように定義されたデータを、領域要素・空
間位置関係のデータ・ベース5に格納する。
第3の処理ステツプ103では、処理プログラ
ム8は、生成すべき接続経路の配置条件に関する
データを外部記憶媒体9Cあるいは直接入力装置
1より入力格納し、配置条件のデータ・ベース7
を形成する。
ここで配置条件とは、接続経路を設定すべき既
知要素、経路の始点、終点の位置、経路の幅、経
路に対する制約条件、経路に対する評価基準、経
路位置指定の条件である。制約条件とは、例えば
経路が特定の2つの既知要素の間を通過するこ
と、あるいは、特定の要素の近傍を通過すること
であり、評価基準とは、例えば経路の長さを最短
とすることである。経路位置指定の条件とは、領
域要素の単位の経路を、位置データの経路に変換
する条件である。
第4の処理ステツプ104では、処理プログラ
ム8は以下に説明するような処理を実行する。接
続経路の要求仕様定義部123は、接続経路の配
置条件のデータ・ベース7より入力データを、制
約条件・評価基準のデータ・ベース6に含まれる
論理的関係に基づいて、接続経路に含まれる領域
要素に対する要求仕様の形に変換する。例えば、
データ・ベース7のデータより、接続経路R1で
は、経路が既知要素の10Dと10Iの間を通過
するという制約条件が課せられている。データ・
ベース6に含まれる論理関係に基づいて、接続経
路に対する条件が、既知要素10Dと10Iの間
にある領域要素を通過するという領域要素に対す
る条件に変換される。領域要素に対する条件は、
領域要素・空間位置関係のデータ・ベース5に含
まれるデータに基づいて判定可能である。領域要
素経路定義部111は、領域要素の形で、既知要
素と他の既知要素の間を接続する経路を生成する
ための基本的条件を記述する。すなわち、接続経
路は、接続すべき2つの既知要素の接続部分に隣
接した領域要素を含み、これらの領域要素の間
を、互いに隣接関係にある領域要素をたどつて結
びつけることにより得られた領域要素の組により
形成される。この条件は、領域要素の形の接続経
路を定義するための制約条件でもあるので、処理
プログラム8の内部処理の形でなく、制約条件・
評価基準のデータ・ベース6からの入力処理の形
でも実現可能である。
第5の処理ステツプ105では、処理プログラ
ム8は、以下に説明するような処理を実行する。
領域要素属性検索・検証部114は、上記第2の
処理ステツプで与えられた、領域要素あるいは領
域要素の組に対する制約条件のもとで、接続経路
を形成する領域要素の組を数え上げる。第11図
は、接続経路R1を形成する領域要素の組を数え
上げる過程を示した説明図である。図において、
201,202,203,204は接続経路の候
補を示している。経路201,202は、とも
に、既知要素10Dと10Iの間にある領域要素
を含まず、制約条件を満たしていない。経路20
3,204は、ともに制約条件を満足する。
最適領域要素経路生成部115は、領域要素属
性検索・検証部114によつて数え上げた、すべ
ての制約条件を満たすという意味で実現可能な接
続経路の候補の中より、接続経路の配置条件のデ
ータ・ベース7、制約条件・評価基準のデータ・
ベース6に含まれる評価基準に基づいて、選定す
る。領域要素の形での接続経路203,204
は、経路としての距離という面からは同等である
が、直線部分の最大長さは、経路203の方が短
かい。したがつて、接続経路R1の最適領域要素
経路として、経路203が生成される。
第6の処理ステツプ106では、処理プログラ
ム8は以下に説明するような処理を実行する。経
路詳細仕様定義部116は、第3の処理ステツプ
で与えられた領域要素の形での接続経路を、位置
座標として定義するに際し、一意的に決まらない
場合、領域要素内のどの位置に配置するかの仕様
を、配置条件のデータ・ベース7のデータに基づ
いて、各領要素に対して定義する。経路位置座標
生成部117は、上部の領域要素内の配置条件に
基づいて、領域要素・空間位置関係のデータ・ベ
ース4のデータを用い、処理プログラム8の処理
結果として接続経路の位置座標を生成する。
第7の処理ステツプ107では、処理プログラ
ム8は、第6ステツプで求めた接続経路を、入出
力処理装置2Aを介して、表示装置3に出力す
る。
以上のようにして、処理プログラム8は、接続
経路R1の最適経路を自動的に生成することがで
きる。第12図は、接続経路R1の配置結果を示
した図である。図において、121は接続経路R
1である。本実施例によれば、知識工学を利用し
て、すなわち接続経路の配置に対する制約条件と
領域要素位置データとの関係を規定するルールで
あつて前提部及び帰結部を有するプロダクシヨン
タイプのルールを用いて、接続経路のレイアウト
を行うので、レイアウト設計の専門家の知識であ
る制約条件を容易に接続経路のレイアウトに反映
でき、接続経路に課される制約条件を満足する適
切な接続経路を自動的にレイアウトできる。すな
わち、レイアウト領域内の既知要素以外の領域を
複数の領域要素に分割し、得られた領域要素と既
知要素との位置関係、領域要素相互の位置関係及
び既知要素相互の位置関係を個々に示す複数の領
域要素位置データを作成しているので、接続経路
に対する制約条件を含む上記ルールに規定された
領域要素位置データにより定まる領域要素を通る
ように、指定された複数の既知要素を連絡する適
切な接続経路を自動的に容易に設定することがで
きる。
処理プログラム8は、接続経路R1の生成に続
けて連続的に、接続経路R2を生成するように構
成することも可能である。この場合、以下に説明
する第8,第9の処理を実行した後、上記の第3
から第7の処理ステツプを繰り返すことにより、
接続経路R2を生成する。
第13図は、処理プログラム8の連続処理のた
めの機能部分を記した処理フローの図である。図
において、108は第8の処理ステツプ、109
は第9の処理ステツプを示す。第8の処理ステツ
プ108は、既知要素変換処理部125である。
既知要素変換処理部131は、前ステツプまでに
求められた接続経路が、次に求められる接続経路
にとつては、既知要素となることを反映させる処
理を実行する。
第9の処理ステツプは、領域要素定義修正部1
18、位置関係定義修正部119、位置関係デー
タ格納部120から成る。第14図は、接続経路
R2の生成過程を示す説明図である。図におい
て、141〜144は、接続経路R1から作られ
た既知要素であり、145〜148は、接続経路
R2の候補である。既知要素の増加にともない、
領域要素の分割を修正し、領域要素を再び定義す
る必要がある。領域要素定義修正部は、このよう
な処理を実行する。第14図の領域要素は、上記
処理の結果を表わしたものである。位置関係定義
修正部は、既知要素の増加、領域要素の修正を反
映して、第1の処理ステツプの場合と同様にし
て、既知要素および領域要素の相互の位置関係デ
ータを与える。その結果を、位置関係データ格納
部が、空間位置関係のデータ・ベース5の内容を
更新する。
第9の処理ステツプの後、接続経路R2は、接
続経路R1の場合と同様に、第3から第7の処理
ステツプにより、自動的に生成される。第15図
は、自動的に生成された接続経路R2を示した図
である。図において、151は接続経路R2であ
る。このように、第8,第9の処理ステツプを設
けることにより、処理プログラム8は、複数の接
続経路を順次連続的に自動生成することが可能と
なる。第10図の処理プログラム8に第13図の
第8の処理ステツプ108以降の処理を追加して
も、第10図の処理プログラム8の実行によつて
得られる前述の効果を得ることができる。すなわ
ち、第13図の処理を実行して得られた接続経路
R2も、接続経路R1と同様に、レイアウト設計
の専門家の知識である制約条件を容易に接続経路
のレイアウトに反映して接続経路に課される制約
条件を満足する適切な自動レイアウトを行うこと
ができる。
〔発明の効果〕
本発明によれば、知識工学を利用して、すなわ
ち接続経路の配置に対する制約条件と領域要素位
置データとの関係を規定するルールであつて前提
部及び帰結部を有するプロダクシヨンタイプのル
ールを用いて、接続経路のレイアウトを行うの
で、レイアウト設計の専門家の知識である制約条
件を容易に接続経路のレイアウトに反映でき、接
続経路に課される制約条件を満足する適切な接続
経路を簡単にレイアウトできる。レイアウト領域
内のレイアウト要素以外の領域を複数の領域要素
に分割し、得られた領域要素とレイアウト要素と
の位置関係、領域要素相互の位置関係及びレイア
ウト要素相互の位置関係を個々に示す複数の領域
要素位置データを作成することにより、上記ルー
ルを活用でき、このルールに規定された領域要素
位置データによつて定まる領域要素を通る適切な
接続経路、すなわちレイアウト設計の専門家の知
識である制約条件を反映した適切な接続経路を簡
単にレイアウトできる。
【図面の簡単な説明】
第1図は、本発明による接続経路自動生成方法
を可能とする構成の説明図、第2図は、本実施例
のレイアウト空間の説明図、第3図乃至第9図
は、本実施例の説明図、第10図及び第13図
は、処理プログラムの処理フロー図、第11図,
第12図,第14図及び第15図は、接続経路の
生成過程の説明図である。 1……入力装置、2……電子計算機、2A……
入出力装置、2B……中央処理装置、2C……記
憶媒体、4……空間位置のデータ・ベース、5…
…領域要素・空間位置関係のデータ・ベース、6
……制約条件・評価基準のデータ・ベース、7…
…接続経路の配置条件のデータ・ベース、8……
処理プログラム。

Claims (1)

    【特許請求の範囲】
  1. 1 レイアウト領域内にレイアウトされた複数の
    レイアウト要素間を通り他の複数のレイアウト要
    素を連絡する接続経路のレイアウトを支援するレ
    イアウト支援装置において、前記接続経路の配置
    に対する制約条件と領域要素位置データとの関係
    を規定するルールであつて前提部及び帰結部を有
    するプロダクシヨンタイプの複数の前記ルールを
    記憶する記憶手段と、レイアウト領域内で前記レ
    イアウト要素を除いた領域を複数の領域要素に分
    割する手段と、得られた前記領域要素と前記レイ
    アウト要素との位置関係、前記領域要素相互の位
    置関係及び前記レイアウト要素相互の位置関係を
    個々に示す複数の前記領域要素位置データを作成
    する手段と、指定された複数のレイアウト要素を
    連絡する接続経路を、この接続経路に対する制約
    条件を含む前記ルールに規定された前記領域要素
    位置データにより定まる前記領域要素を通るよう
    に設定する手段とを備えたことを特徴とするレイ
    アウト支援装置。
JP58187033A 1983-10-07 1983-10-07 レイアウト支援装置 Granted JPS6079470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58187033A JPS6079470A (ja) 1983-10-07 1983-10-07 レイアウト支援装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58187033A JPS6079470A (ja) 1983-10-07 1983-10-07 レイアウト支援装置

Publications (2)

Publication Number Publication Date
JPS6079470A JPS6079470A (ja) 1985-05-07
JPH0421910B2 true JPH0421910B2 (ja) 1992-04-14

Family

ID=16199002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58187033A Granted JPS6079470A (ja) 1983-10-07 1983-10-07 レイアウト支援装置

Country Status (1)

Country Link
JP (1) JPS6079470A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0696775A1 (en) 1993-04-21 1996-02-14 Hitachi, Ltd. Computer-aided design and production system for component arrangement and pipe routing

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638266B2 (ja) 1985-03-18 1994-05-18 株式会社日立製作所 設計支援方法及びその装置
JPH0738197B2 (ja) * 1985-11-14 1995-04-26 株式会社日立製作所 設計支援方法
JPS6319074A (ja) * 1986-07-11 1988-01-26 Hitachi Ltd レイアウト評価支援装置
JPS63189974A (ja) * 1987-02-02 1988-08-05 Dainippon Printing Co Ltd 商品情報割付装置
JPS63204373A (ja) * 1987-02-19 1988-08-24 Fuji Electric Co Ltd 撮像用照明方法の設計支援装置
JPS63286909A (ja) * 1987-05-19 1988-11-24 Sanyo Electric Co Ltd 作業車の作業経路決定装置
JP2669822B2 (ja) * 1987-05-19 1997-10-29 三洋電機株式会社 作業車の作業経路決定装置
JPH0827651B2 (ja) * 1987-05-19 1996-03-21 三洋電機株式会社 作業車の作業経路決定装置
JPS63303468A (ja) * 1987-06-04 1988-12-12 Tokyo Electric Power Co Inc:The 配電線路の作画方法
JPH0650515B2 (ja) * 1987-06-19 1994-06-29 株式会社日立製作所 設計支援方法及びその設計支援装置
US5119317A (en) * 1988-03-16 1992-06-02 Kabushiki Kaisha Toshiba Routing method and system
FR2865052B1 (fr) * 2004-01-09 2006-03-31 Airbus France Procede de realisation d'un schema de cable electrique

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350470A (en) * 1976-10-19 1978-05-08 Sharp Kk Automatic printed circuit substrate wiring system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350470A (en) * 1976-10-19 1978-05-08 Sharp Kk Automatic printed circuit substrate wiring system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0696775A1 (en) 1993-04-21 1996-02-14 Hitachi, Ltd. Computer-aided design and production system for component arrangement and pipe routing

Also Published As

Publication number Publication date
JPS6079470A (ja) 1985-05-07

Similar Documents

Publication Publication Date Title
US6301686B1 (en) Graphic layout compaction system capable of compacting a layout at once
US6446239B1 (en) Method and apparatus for optimizing electronic design
US6385758B1 (en) System and method for compacting a graphic layout
US6449761B1 (en) Method and apparatus for providing multiple electronic design solutions
US6035108A (en) Figure layout compaction method and compaction device
US8196080B2 (en) Method and system for routing
US5072402A (en) Routing system and method for integrated circuits
JPH0421910B2 (ja)
US6532572B1 (en) Method for estimating porosity of hardmacs
JP2000222453A (ja) レイアウトコンパクション方法及びレイアウトコンパクション装置
US6122443A (en) Wire length minimization apparatus and method
US5550714A (en) Schematic generator and schematic generating method
KR100216691B1 (ko) 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법
US20090113367A1 (en) Analog ic placement using symmetry-islands
US20170206298A1 (en) Method for analog circuit placement
CN1722144B (zh) 设计和制造lsi的系统和方法以及电子束数据生成系统
JP7139552B2 (ja) 半導体集積回路の配線設計装置及び半導体集積回路の配線設計用プログラム
JP2596698B2 (ja) 等高線の生成方法
EP0213670A2 (en) Computer aided design system
US6189129B1 (en) Figure operation of layout for high speed processing
JP2001298092A (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
EP1010109B1 (en) A method for storing of layout data, routing method and electronic device
JPS59189471A (ja) 配線経路探索システム
JP3815909B2 (ja) 有穴ポリゴンのブリッジ生成システム、有穴ポリゴンのブリッジ生成方法およびその方法を実行させるための記録媒体
WO1998055950A1 (en) Integrated circuit layout synthesis tool