JP4393063B2 - 複合パターンのための位相シフトマスキング - Google Patents
複合パターンのための位相シフトマスキング Download PDFInfo
- Publication number
- JP4393063B2 JP4393063B2 JP2002508143A JP2002508143A JP4393063B2 JP 4393063 B2 JP4393063 B2 JP 4393063B2 JP 2002508143 A JP2002508143 A JP 2002508143A JP 2002508143 A JP2002508143 A JP 2002508143A JP 4393063 B2 JP4393063 B2 JP 4393063B2
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- phase
- region
- feature
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/29—Rim PSM or outrigger PSM; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Steroid Compounds (AREA)
Description
(技術分野)
本発明は、集積回路等の対象物の微小寸法特徴部を、フォトリソグラフィ・マスクを使用して製造することに関する。より詳細には、本発明は、集積回路及び類似対象物のための、複合レイアウトに対する位相シフトマスク技術の応用に関する。
【0002】
(背景技術)
例えば、米国特許第5,858,580号に説明されている位相シフトマスク技術は、集積回路中に微小寸法特徴部を作るために使用されている。典型的に、この特徴部は、パターンの微小な臨界寸法をもつ選択された要素に限定される。集積回路中に微小寸法特徴部を製造することによって、結果的に速度及び性能の改善が可能になるが、そのような素子の製造において、位相シフトマスク技術をより広範囲に使用することが望ましい。しかしながら、位相シフトマスク技術をより複雑なパターンに対して拡張すると、結果的にマスクレイアウト問題の複雑性が増すことになる。例えば、高密度パターン上に位相シフト領域をレイアウトする場合、位相競合が発生することになる。位相競合の1つの形式は、レイアウト内の同一の位相を有する2つの位相シフト領域の区域が、例えば、露光パターン内の隣接するラインの実現が意図されている位相シフト領域の重ね合わせによって、マスクによって露光される特徴部に近接してレイアウトされる。この位相シフト領域が同一の位相を有する場合、結果として、それらは所望の効果を引き起こすのに必要な光学干渉をもたらさない。従って、位相競合状態にある位相シフト領域の不注意なレイアウトを防止することが必要である。
【0003】
微小寸法特徴部に依存する複雑なパターンのレイアウトに関する別の問題は、未露光領域間又は線間の細い寸法を有する場合がある、絶縁された露光空間に起因して生じる。
【0004】
前述の又は他の複雑性に起因して、複雑なパターンのための位相シフトマスク技術の実現には、位相シフトマスクのパターンの改善、及び新規の位相シフトレイアウト技術が必要となる。
【0005】
(発明の開示)
本発明は、集積回路のレイヤの複合レイアウトのためのマスクの実施に対して、位相シフト技術の使用を、従来そのような構造が制限されてきたトランジスタ・ゲート等の選択された臨界寸法の特徴部の域を超えて、拡大適用するための手法を提供する。本発明は、位相シフト技術を適用可能な特徴部を特定する段階と、この特徴部を実施するための、位相シフト領域を自動的にマッピングする段階と、所定の設計規則に基づいて発生する場合がある位相競合を取り除く段階と、位相シフト領域内でサブ解像度支援特徴部を付加する段階とを含む方法を提供する。特に、本発明は、レイヤのレイアウトを完成させる上で必要な、相互接続された構造及び位相シフト技術を使用して特定されない他の形式の構造を規定するバイナリマスクと組み合わせて使用するように設計された、不透明領域位相シフトマスクに適する。
【0006】
本発明の種々の態様は、このようなマスクを使用して製造される、集積回路レイヤ内の対応する複合レイアウトのためのマスクレイアウトを特定するためのコンピュータで実施される方法、このようなマスクレイアウトを有するマスクを製造するための方法、新規なマスクを使用して実施される改善された微小寸法特徴部を有する集積回路を製造するための方法、及び改善された微小寸法特徴部を有する改善された集積回路を含む。
【0007】
本発明は、フォトリソグラフィ・マスク、及びフォトリソグラフィ・マスクのためのレイアウト・ファイルを作成するための方法を含み、露光されるパターン内の特定の特徴サイズ未満の寸法を有する特徴部を特定する段階と、位相シフト区域を有する位相シフトマスクを作成するために、特定された特徴部のためのレイアウト・ルールを使用して位相シフト領域をレイアウトする段階とを含む。本発明による特定の特徴部サイズは、実施される最小特徴部に関する臨界寸法である必要はない。どちらかと言えば、複合パターン全体のレイアウトにおいて、位相シフト技術を使用する実施に適するいかなる特徴部も本発明によって特定できる。
【0008】
1つの実施形態において、位相シフト技術を使用する実施に適する特徴部を特定する段階プロセスは、露光される複合パターンの特徴部を特定するレイアウト・ファイルを読み取る段階を含む。
【0009】
1つの好ましい実施形態において、位相シフトマスクは不透明領域を含み、位相シフト領域は、不透明領域内に第1の位相を有する複数の透明領域と、不透明領域内に第1の位相に対して位相が180度ずれた第2の位相を有する複数の相補的透明領域とを含む。不透明領域は、位相シフト領域によって形成された未露光ラインを、別の構造に対して未接続のまま残す。不透明領域によって遮光された領域内に相互接続される構造を形成するために、不透明領域位相シフトマスクと組み合わせて使用するための相補マスクがレイアウトされ、結果的に位相シフトマスクを使用して形成される特徴部は、大きな寸法特徴部に一体化される。1つの実施形態において、相補マスクは位相シフト特徴部をもたないバイナリマスクである。
【0010】
レイアウト・ルールの結果として、位相シフトマスク内の領域は、位相競合部をもたらす場合がある。従って、本発明は、位相競合部を補正するために、位相シフトマスク内の1つ又はそれ以上の位相シフト領域へ修正を加える段階を含む。1つの好ましい実施形態において、修正は、第1の位相を有する位相シフト領域を、第1の位相を有する第1の位相シフト領域と第2の位相を有する第2の位相シフト領域とに分割する段階を含む。不透明特徴部は、第1の位相シフト領域と第2の位相シフト領域との間の位相シフトマスクに追加される。相補マスクは、位相シフトマスク内の第1の位相シフト領域及び第2の位相シフト領域を使用して、露光される特徴部の露光を防止する対応する不透明特徴部を含み、更に、第1の位相シフト領域と第2の位相シフト領域との間の位相差から生じる任意の特徴部を露光するために、第1の位相シフト領域と第2の位相シフト領域とを分離する、不透明な特徴部を覆う切抜き部を含む。1つの実施形態において、レイアウト内の位相競合を回避するために、修正から生じる固有の構造が最初にレイアウトされるので、レイアウト内の位相競合を補正する「修正」を考慮しなくてもよい。
【0011】
例えば、位相競合は、奇数のライン区分の交差部で構成されるパターンを実施する場合に起こり得る。奇数のライン区分は、交差部で複数のコーナ部を規定する。この場合、位相シフト領域は、コーナ部の両側のどちらか一方のライン区分に隣接してレイアウトされるので、それらは同一の位相を有し、複数のコーナ部の1つを除く残り全てのコーナ部の周りに連続していることが好ましい。1つの除外されたコーナ部では、コーナ部の一方側のライン区分に隣接して第1の位相を有する第1の位相シフト領域がレイアウトされ、コーナ部の他方側のライン区分に隣接して第2の位相を有する第2の位相シフト領域がレイアウトされる。不透明特徴部は、一方側のコーナ部の第1の位相シフト領域と第2の位相シフト領域との間に追加される。相補マスクは、位相シフトマスクによって未露光のまま残された交差ライン区分の露光を防止する、対応する不透明特徴部を含み、更に、第1の位相シフト領域と第2の位相シフト領域と間の1つの除外されたコーナ部内の位相差から生じる任意の特徴部を露光するために、第1の位相シフト領域と第2の位相シフト領域とを分離する、不透明特徴部を覆う切抜き部を含む。
【0012】
奇数のライン区分の交差部を規定する構造内に切抜き特徴部を有する1つの除外されたコーナ部を選択することは、設計規則に基づいて種々の実施形態で実行される。1つの設計規則において、1つの除外されたコーナ部は、180度未満の最大角度を規定するコーナ部である。別の設計規則において、1つの除外されたコーナ部は、集積回路上の活性領域から最も遠くに離れたコーナ部である。
【0013】
1つの実施形態において、実施されるパターンは、露光領域及び未露光領域を含む。特定の特徴部サイズ未満を有する未露光領域(例えば、ライン又は他の構造間の空間)の間の露光領域は、支援特徴部を得るために特定される。未露光領域の間の露光領域を特定するために使用される特定の特徴部サイズは、位相シフトマスク技術を使用して実施される未露光領域(即ち、ライン)を選択するために使用した特徴部サイズと同じであってもよく、又は異なっていてもよい。本発明のこの態様によれば、本プロセスは、露光領域の間で未露光領域のエッジ解像度を支援するために、位相シフトマスク内に位相シフト領域をレイアウトする段階を含む。
【0014】
本発明の別の形態によれば、本プロセスは、位相シフトマスク内の特定の位相シフト領域の内側に、サブ解像度支援特徴部を追加する段階を含む。種々の実施形態において、サブ解像度特徴部は、特定の位相シフト領域の境界線の内側にあり、境界線に接触をしない特徴部を含む。別の実施形態において、サブ解像度特徴部は、結果的に第1の位相を有する位相シフト領域を、同一位相を有する第1の位相シフト領域及び第2の位相シフト領域に分割する。第1の位相シフト領域と第2の位相シフト領域との間の不透明特徴部は、サブ解像度特徴部として機能し、結果として得られた露光領域及び未露光領域の形状を改善する。
【0015】
サブ解像度特徴部は、露光されるイメージ内に「焼付け」を行わないが、例えば、イメージのコントラストを改善することでウエハ・レベルでの輝度プロフィールに影響を与え、結果的にプロセスの許容範囲を改善して、例えば、光学的近接効果補正OPCのために、サブ解像度特徴部がレイアウトされている位相シフト領域によって引き起こされた、焼付けイメージのサイズを変更する。
【0016】
本発明の別の態様によれば、不透明領域内の位相シフト領域のレイアウトは、生成される露光パターンの輝度プロフィール又は他の指示(indication)のシミュレーションを行う段階と、例えば、非常に高い輝度を有する露光パターン内の異常領域を見つける段階とを含む。次に、サブ解像度特徴部は、露光パターン内の異常領域を覆うレイアウトに追加される。
【0017】
位相シフト領域内でサブ解像度特徴部の使用は、DRAM設計に使用されるコンデンサ・プレートのアレイ等の、接近して間隔をあけた形状のアレイの形成に唯一適用される。
【0018】
レイアウト・ファイル、又はフォトリソグラフィ・マスクを生成するための全般的プロセスが提供され、位相シフト技術を使用して実施される特徴部を特定する段階と、位相競合を防止するか又は最小にするように位相シフト領域をレイアウトする段階と、サブ解像度支援特徴部を位相シフト領域へ付加する段階と、レイアウト・ファイルを作成する段階とを含む。次に、相補マスクは、露光パターンの解像度を完成するためにレイアウトされるので、位相シフトマスクを使用して実施されなかった特徴部は、位相シフトマスクによって実施された特徴部と相互接続される。
【0019】
改善された微小寸法構造体を有する集積回路を製造するための方法は、感光性材料をウエハに適用する段階と、感光性の材料を前述のように実施された位相シフトマスクを使用して露光する段階と、感光性の材料を、前述のように実施された相補マスクを使用して露光する段階と、感光性材料を現像する段階とを含む。次の集積回路を製造する方法のプロセス段階は、結果として得られたパターンに基づいて感光性材料の下にある材料を除去するか、又は位相シフトマスク及び相補マスクの使用から生じるパターンに基づいてウエハ上に材料を追加することを含む。結果として得られた集積回路は、改善された均一なライン幅、及び素子上の各構造間で改善された均一な空間を有する。特定の実施形態において、結果として得られた集積回路は、位相シフトマスクで画定される交差ラインを有する。
【0020】
従って、本発明は、微小寸法特徴部を画定するために位相シフト構造を広範囲に使用する複合設計を実施するのに適する、マスク・レイアウト・ファイル、及びこのレイアウト・ファイルに基づくフォトリソグラフィ・マスクを生成するための方法を提供する。従って、新しい製造技術及び改善された集積回路が提供される。
【0021】
本発明の他の形態及び利点は、以下の図面、詳細な説明、及び特許請求の範囲を検討することで理解できであろう。
【0022】
(発明を実施するための最良の形態)
図1から図19に関連して本発明の詳細な説明を行う。図1から図3は、従来技術によるレイアウト及び微小寸法特徴部の製造に関する問題点を示す。図4から図6は、本発明による、図1から図3に示すレイアウト及び微小寸法特徴部の製造を改善するための方法を示す。図7から図19は、別の特徴部及び手法を示す。
【0023】
図1は、図2に示す不透明領域位相シフトマスクと組み合わせて使用するためのバイナリマスクを示す。図1のバイナリマスクは、不透明特徴部を透明領域10内に含む。不透明特徴部は遮光領域11を含み、遮光領域11は図2の位相シフト構造を使用して形成される特徴部、つまり素子の活性領域内のトランジスタ・ゲートに対応する。細いライン12、13、及び14は、遮光領域11から各々のフラグ形状の素子15、16、及び17へ延びる。本実施例の細いライン12、13、及び14の各々は、遮光領域11を通って延び、それぞれの延長部18、19、20を生じる。図2の位相シフトマスクは、不透明領域25内に形成され、不透明領域25内には、0度位相シフト領域26、27、及び180度位相シフト領域28、29が形成される。位相シフト領域は、0度領域26と180度領域28との間、180度領域28と0度領域27との間、及び0度領域27と180度領域29との間の遷移部上の微細ラインの焼付けをもたらす。これらの微細ラインは、相互接続のために図1のバイナリマスク内のライン12、13、14に接続されるが、遮光領域11は、バイナリマスクを使用して露光時に微細ラインの露光を防止する。
【0024】
図3は、レイアウトの活性領域内の結果として得られた微細ライン30、31、32を示す。細長いライン12、13、14は、微細ライン30、31、32をフラグ形状の特徴部15、16、17と相互に接続する。図において、領域35及び36は、焼付けしないが、高輝度領域であり、シミュレーション・プログラムを使用して作成したカラー画像の黒白印刷の加工物(artifact)と同様の暗色を示す。
【0025】
この手法に関連する問題としては、長いライン12等の絶縁ライン、及び、例えば、フラグ形状の特徴部16と特徴部17との間の狭い空間の品質の劣るイメージを挙げることができる。これらイメージの寸法制御を改善するために従来の光学的近接効果補正技術を使用できるが、このような従来技術のプロセスは、プロセスの許容範囲を改善せず、構造体の製造を困難にする。
【0026】
図4及び図5は、本発明で実施されるバイナリマスク及び位相シフトマスクを示し、位相シフト技術を活性領域内のトランジスタ・ゲートの域を超えて、より複雑な回路パターンへ拡大適用するものである。図4のバイナリマスクは、透明領域40内に形成される。バイナリマスクは、遮光特徴部41及び42を含む。図1と共通のパターン要素は、同じ符号をもち、延長部18、19、20及びフラグ形状の特徴部15、16、17は、同じ参照符号をもつ。図5に示す対応する位相シフトマスクは、不透明領域50を含む。本実施例において、位相シフト領域は、ラインの全長に沿って延びるが、延長部18、19、20を含まない。更に、位相シフト領域49は、それらの間の狭い空間内のフラグ形状の領域16及び17のエッジ解像度を改善するために使用される。つまり、0度位相シフト領域45及び47が形成され、180度位相シフト領域46及び48が形成される。位相シフト領域45、46、及び47は、フラグ形状の領域16、17の下側エッジ51、52へ延びる。
【0027】
図6は、図4及び5のマスクの応用例から生じるイメージのシミュレーション結果を示し、領域54、55、56、及び57は、カラー・シミュレーション・イメージの黒白印刷の前述のような非焼付け加工物である。図1のライン12、13、14に対応する長いラインは、位相シフト技術を使用して完全に焼付けられるので、高品質の狭い寸法特徴部51、52、及び53が生じる。フラグ形状のパターン16、17の間、及びフラグ形状のパターン16、17上の位相シフト支援特徴部は、領域16、17の間に高い解像度のエッジ58、59をもたらす。つまり、図4から図6は、素子の活性領域の範囲を超えて、複雑な回路パターンへの位相シフト技術の応用例を示す。
【0028】
図7、8、及び9は、位相シフトマスク技術を使用して、奇数の交差ライン区分を含む複雑な構造のレイアウトに使用される手法を示す。図7は、透明領域60内のバイナリマスクを示し、第1の交差ライン区分に対応する不透明な特徴部61と、第2の交差ライン区分に対応する不透明な特徴部62と、第3の交差ライン区分に対応する不透明な特徴部63とを含む。コーナ部の切抜き領域64は、本技術により形成され以下に詳細に説明する。図8は、交差ライン区分を形成し、図7の相補マスクと組み合わせて使用するための、不透明領域70内の位相シフトマスクを示す。位相シフトマスクは、180度位相シフト領域71、180度位相シフト領域72、0度位相シフト領域73、及び0度位相シフト領域74を含む。図示のように、180度位相シフト領域71は、領域61及び62、及び領域61と62との間のコーナ部の周囲に対応するライン区分に隣接して延びる。また、0度位相シフト領域74は、ライン区分62及び63に隣接すると共に、2つのライン区分の交差により180度の角度に形成された「コーナ部」を通って延びる。位相シフト領域72及び73は、コーナ部の一方側に隣接するライン区分63、及びコーナ部の他方側61に沿ってそれぞれ延び、両者は逆の位相をもつ。不透明特徴部は、2つの位相シフト領域72と73との間のコーナ部にレイアウトされる。図7のバイナリマスク内の切抜き特徴部64は、位相シフト領域72と73との間のコーナ部の位相遷移によって作ることができる加工物を露光するのに役立つ。
【0029】
図9は、図7のバイナリマスクと一緒に図8の位相シフトマスクを使用して焼付けたイメージのシミュレーション結果を示す。特徴部81、82、83、及び84は、シミュレーション・プログラムの非焼付け加工物である。「T」形の特徴部85は、コーナ部の切抜き部を有する位相シフトマスク技術から生じる。図示するように、細いラインは、比較的均一な厚さ及び真っ直ぐな側面でもって形成される。図7の切抜き特徴部64に対応するコーナ部86において、特徴部85は、他方のコーナ部よりも僅かに鋭さに欠ける。焼付けコーナ部の形状は、切抜き部64及び移相器72、73を多少修正することで改善できる。
【0030】
図10及び図11は、5つの交差ライン区分を含む構造に対して適用する場合の「コーナ部切抜き」技術を示す。つまり、図10は、第1のライン区分に対応する遮光構造101、第2のライン区分に対応する遮光構造102、第3ライン区分に対応する遮光構造103、第4ライン区分に対応する遮光構造104、及び第5ライン区分に対応する遮光構造105を備える不透明特徴部を含むバイナリマスク100を示す。コーナ部の切抜き特徴部106は、ライン区分101と105との間に形成される。
【0031】
図11は、図10のバイナリマスクと組み合わせて使用するようになった位相シフトマスクを示す。図11の位相シフトマスクは、不透明領域110内に形成される。180度位相シフト領域111、112、及び113は、図11に示すように、交互にレイアウトされる。0度位相シフト領域114、115、及び116は、5つの交差ライン区分を形成するように相補的にレイアウトされる。不透明特徴部は、位相シフト領域114と113との間で形成される。位相シフト領域113と114との間の位相遷移によって作られる加工物は、図10のバイナリマスク内の切抜き部106によって露光される。更に、位相シフト領域113と114との間の位相シフトマスク内の不透明特徴部の形状は、光学的近接効果補正技術を使用して修正でき、同様に切抜き部106の形状も最適化でき、結果として得られたイメージが改善される。
【0032】
複合構造の内側コーナ部の位相不整合を制御するための構造及びプロセスが提供される。内側コーナ部の切抜き部は、コーナ部の位相遷移の加工物を遮光するためにバイナリマスク上に形成され、位相シフト領域は、それらを第1の位相シフト領域と、逆の位相を有する第2の位相シフト領域とに分割し、内側コーナ延長部の影響に適応させて最適化するために内側コーナ部でそれらを作り直すことによって修正される。延長部が付加されたコーナ部は、コーナ部の形状が重要でない場合、単純に内側コーナ部の全てに付加するように決定できる。もしくは、コーナ部の延長部は、奇数の交差セグメントを有する構造の1つのコーナ部にのみ付加することができる。コーナ部は、例えば、素子上の活性区域から最大距離をもつ内側コーナ部、又は180度未満の最大角度をもつ内側コーナ部を選択するように選ばれる。
【0033】
位相不整合延長部のためのコーナ部を選択することは、0度及び180度位相シフト領域の割当に影響を与える場合がある。従って、位相割当を用いてレイアウトを「着色」する前に、内側コーナ部の延長部のためのコーナ部を選択することが望ましいであろう。第1のコーナ部の競合を回避する方法は、単純に競合を引き起こさないように位相シフト区域を選択することである。勿論、これは常に可能とは限らない。第2の方法では、競合はチップ上の領域に残すことができ、ここでは設計規則は位相不整合で生じる加工物を許容できる。プロセスの一例として、コーナ延長部は、内側コーナ部の全てに付加され、次に、レイアウトは、割当位相に着色され、次に、コーナ部は、最適形状でもって再構築される。もしくは、全てのコーナ部に位相不整合延長部が与えられる場合、単純化された位相割当を利用することができる。
【0034】
図12及び図13は、所謂ダブル「T」形構造のレイアウト内に生じる問題点を示す。図12において、不透明領域120内の位相シフトマスクは、水平ライン区分123と交差する垂直ライン区分121及び122を有するダブル「T」形構造を形成するように示される。垂直ライン区分121及び122は、互いに接近しているので、単一位相シフト領域123はそれらの間に形成される。この場合、位相シフト領域123は、0度位相シフト領域である。また、ライン区分123の真下の位相シフト領域124は、0度位相シフト領域であり、垂直ライン区分121と122との間の領域129内に位相競合を引き起こす。180度位相シフト領域125、126、127、及び128は、図示のようにコーナ部のライン区分に沿って形成される。本実施例において、領域125、126、127、128は、コーナ部で最適化されていない。本実施例において、位相シフト領域は、ライン区分の交差部までずっと延びていない。領域129内の位相不整合は収差イメージをもたらすので、その領域内のライン区分の品質が損なわれる。121と122との間の距離は僅かなので、領域129を焼付けても危険はないであろうことが想定される。
【0035】
図13は、不透明領域130内に形成されている垂直ライン区分131及び132を有するダブル「T」構造を示す。この場合、別個の位相シフト領域133及び134は、垂直ライン区分121と122との間に形成される。180度位相シフト領域135は、水平ライン区分136に沿って位相シフト領域133と134との間に形成される。これは、図12の構造による0度シフト領域137に発生するであろう位相不整合を解消し、イメージのより高品質な焼付けを可能にする。この場合、コーナ部切抜き手法は、コーナ部に、図8及び図11に示す対角線形状ではなく、単純な四角形状の不透明特徴部を使用する。図12及び図13の四角形状は、省電力型プロセッサ内でレイアウト・プログラムを使用して実施することが容易であろう。
【0036】
図14は、集積回路構造のレイヤのための、不透明領域内の位相シフトマスクのレイアウト部分の拡大図を示す。図示のように、櫛歯形状の構造141は、概して左上側の0度位相シフト領域(斜線、例えば領域142)、及び概して右下側の180度領域(透明、例えば領域143)で形成される。本実施例において、全ての内側コーナ部は、位相競合を最小にするために四角形不透明特徴部(例えば、特徴部144)で遮光される。
【0037】
複合構造体のための位相シフトマスクの生成は、重要な加工上の問題である。位相シフト領域の自動割当、及び前述の位相シフトの不整合を防止するための光学的近接効果補正特徴部及びコーナ部特徴部の追加は、加工を簡単にするために本実施例において提供される。設計規則検査プログラム言語(例えば、Cadence Design System社のVampire(登録商標)設計規則チェッカ)を使用して実施されるプロセスによる、位相シフトマスク・レイアウトを生成する3つの段階は、以下の通りである。
【0038】
入力レイヤの定義:
L13=layer(13 type(0))
L13は、元のポリ・レイヤである。
L12=layer(11 type(0))
L12は、x方向及びy方向に0.02ミクロンだけシフトされた元のポリ・レイヤである。
出力レイヤの生成:
L2=geomSize(L13 −0.01 エッジ)
サイズL13×−0.01 エッジのみ(内側コーナ部は除去せず)。
L2_1=geomAndNot(L13L2)
L2_2=geomSize(L2_1 0.01)
L3=geomAndNot(L2_2L13)
マーカ:L13の内側コーナ部の0.01×0.01四角形
L4=geomSize(L13 0.01)
L5=geomSize(L13 0.01 エッジ)
サイズL13×0.01 エッジのみ(外側コーナ部は除去せず)。
L5_1=geomAndNot(L4L5)
L6=geomAndNot(L5_1L13)
マーカ:外側コーナ部の先端において0.01×0.01四角形
L6_1=geomSize(L6 0.14)
L6_2=geomSize(L13 0.15 エッジ)
L6_3=geomAndNot(L6_1L6_2)
L6_4=geomSize(L6_3 0.14)
L6_5=geomSize(L6_4 −0.14)
0.28以下のギャップは全て結合
L6_6=geomSize(L6_5 −0.02)
L6_7=geomSize(L6_6 0.02)
0.04以下の寸法は全て除去
L7=geomAndNot(L6_7L13)
L7=外側コーナ部をカットするために位相レイヤから除去されるレイヤ
L3_1=geomSize(L3 0.15)
L8=geomAndNot(L3_1L13)
L8=内側コーナ部をカットするために位相レイヤから除去されるレイヤ
L8_1=geomOr(L7L8)
位相レイヤから除去されるレイヤを一緒に追加
L8_2=geomSize(L13 −0.1)
L8_3=geomSize(L8_2 0.1)
0.2ミクロン以下の寸法を全て除去
L8_4=geomAndNot(L13L8_3)
0.2ミクロンを超える寸法をもたないL13
L9=geomSize(L8_4 0.15)
L9_1=geomAndNot(L9L8_1)
L9_2=geomAndNot(L9_1L13)
L9_3=geomSize(L9_2 −0.03)
L10=geomSize(L9_3 0.03)
0.06ミクロン以下の寸法を全て除去するための−0.03/0.03
L10=位相シフター・レイヤ(着色せず)
L11=geomOverlap(L10L12)
0度位相シフト・レイヤ
L14=geomAndNot(L10L11)
180度位相シフト・レイヤ
【0039】
設計規則チェッカは、最小特徴部寸法未満のサイズを有する、入力レイアウトの全ての露光特徴部(即ち、ライン)及び未露光特徴部(即ち、各ライン間の空間)を特定するために使用できる。最小特徴部寸法の特徴部対象は、構造又は構造間の空間を構成できる。1つの実施形態において、別の最小特徴部寸法は、ライン及び空間に適用される。従って、最小特徴部構造は、ラインに関する最小特徴部寸法の1/2よりも僅かに大きな寸法を入力構造の元のサイズから減算することによって特定できる。このことは最小寸法未満の寸法を有する全ての構造を除去するという結果をもたらす。従って、残りの構造は、最小寸法の1/2よりも若干大きい寸法を加えて元に再構成できる。従って、最小寸法構造体は、元の入力構造を取得して、再構築段階で生じる全ての構造を減じることによって特定できる。このプロセスは、縮小操作を行って、微小寸法特徴部を除去し、その後に残ったエッジに拡大操作を行って、計算済みレイアウトを生成する段階として特徴づけることができる。従って、微小寸法特徴部は、元のレイアウトAND NOTと計算済みレイアウトとの間の「AND NOT」操作を行うことで特定される。
【0040】
狭い空間は、逆のプロセスで特定できる。特に、空間に関する最小特徴部寸法の1/2を僅かに超えるサイズを構造の元のサイズに加算する。この加算された長さ又は幅は、重なり合い、結合するように互いに近接する構造をもたらす。次に、残りの構造は、残りの構造の側面から最小特徴部寸法の1/2を僅かに超える寸法を減じることによって再構築される。狭い領域は、再構築された残りの構造体を利用し、全ての元の構造を減算することによって特定できる。従って、プロセスは、拡大操作を行って微小寸法空間を除去し、その後に残りのエッジへ縮小操作を行って、計算済みレイアウトを生成する段階として特徴づけることができる。従って、微小寸法空間は、元のレイアウトAND NOTと計算済みレイアウトとの間の「AND NOT」操作を行うことで特定される。
【0041】
位相シフトマスク・レイアウトの自動生成手順に関する次の段階は、構造内の全てのコーナ部を特定する段階を含む。内側コーナ部及び外側コーナ部が特定される。外側コーナ部は、位相シフト領域の端部を形成するように遮光される。内側コーナ部は前述の位相不整合をもたらす場合がある。内側コーナ部は遮光され、結果的に四角形延長部等の不透明領域の延長部が形成され、位相シフト領域が内側コーナ部までずっと延びることがないように位相シフト領域の短縮化が行われる。この四角形延長部は、位相不整合の有無に関わらず全ての内側コーナ部に付加される。もしくは、延長部は、位相不整合が生じる場所だけに付加される。
【0042】
位相シフト領域は、単純な場合は、最小寸法特徴部の入力構造をコピーして、180度(又は0度)移相器に対しては上側かつ左側に、0度(又は180度)移相器に対しては下側かつ右側にシフトすることによって形成される。外側コーナ部のために形成された遮光領域はシフト領域を入力構造の端部で切抜き、内側コーナ部上に形成された遮光構造はシフト領域を構造の内側コーナ部で切抜き、上手く形成された位相シフトマスク解像度をもたらす。位相「着色」は、手作業を含む別の方法でもって、結果とした得られた位相シフト領域へ適用できるので、0度及び180度領域は正確にレイアウトされる。
【0043】
この単純な手法では、0度から90度とは異なる角度の任意の多角形がある場合は、X方向及びY方向のシフトを注意深く選択する必要がある。
【0044】
図14に示す実施例において、全ての内側コーナ部は遮光される。しかしながら、好ましいシステムにおいて、位相競合が全くない内側コーナ部は、位相シフト領域で塞がれるであろう。
【0045】
別の実施形態において、位相不整合を遮光する内側コーナ延長部は、選択可能であれば、コーナ部近傍の素子活性領域に隣接する内側コーナ部に付加されない。交差する奇数区分を有する構造に対しては、位相不整合の区域、及びコーナ延長部の付加は、素子の活性領域から最も遠い角度、又は最大角度で選択できる。
【0046】
内側コーナ延長部を特定した状態で、延長部は、例えば、四角形を図8及び図11に示す多角形の領域に変更することによって、結果として得られた露光パターンを改善するように最適に形作ることができる。別の光学的近接効果補正の原理を適用して、内側コーナ延長部の形状を一層良くすることができる。同様に、位相シフト領域を内側コーナ部に隣接して形成して性能を高めることもできる。システムの一例として、競合する0度位相シフト領域と180度位相シフト領域との間に90度位相シフト領域を配置することによって、各位相シフト領域間で遷移を強化することができる。
【0047】
図15A及び図15Bは、DRAM素子のレイアウト内のコンデンサ・プレート・アレイ等の高密度アレイをレイアウトするための従来技術を示す。図15Aに示す位相シフト・マスクは、アレイを形成するために使用される。位相シフトマスクは、不透明領域201内に位相が交互する透明領域の列200を含む。同様に、図示のように、隣接する列は相補的に位相が交互になる。このことは、結果として、交互位相シフト区域と、位相シフト領域内側の露光領域との間の遷移部上にラインを焼付けることになる。図15Bは、露光パターンのシミュレーション結果を示す。図示のように、長円形パターンの高密度アレイは、図15Aのレイアウトによってもたらされる。更に高密度のアレイを得るには、露光パターンを更に長方形にすることが望ましい。
【0048】
図16Aは、露光パターンを更に長方形にするための、本発明による位相シフトレイアウトの修正を示す。この手法によれば、位相シフト領域は、第1の位相シフト区域215と、第1の位相シフト領域215とサブ解像度特徴部217との間にある、不透明なサブ解像度特徴部217と同じ位相を有する第2の位相シフト区域216とで構成されるように修正されている。同様に、図示のように、位相シフト領域の全ては、その間にサブ解像度特徴部を備える2つの位相シフト領域に分割されている。位相シフト領域を分割する支援特徴部は、位相シフト領域よりも必ずしも小さいとは限らないことに留意されたい。ラインは、位相遷移部で焼付けられ、同一位相領域の間のサブ解像度特徴部は焼付けられない。結果として得られたパターンは、図16Bに示されており、露光部は、図15Bのものよりも非常に真っ直ぐな側面を有し、非常に広い領域を覆う特徴部を示す。図16Bのシミュレーション図において、ライン211等の暗い輪郭は、露光領域の輪郭縁を示す。つまり、位相シフト区域を使用して得られたイメージを改善する手法は、特定の位相を有する位相シフト区域を、第1の位相シフト区域及び同一の特定の位相を有する第2の位相シフト区域に修正する段階と、その間にサブ解像度特徴部を追加する段階とを含む。
【0049】
図17A及び図17Bは、本発明の別の手法による、位相シフト領域内のサブ解像度特徴部の使用を示す。図17Aにおいて、不透明領域250は、第1の位相シフト領域251と、逆位相の第2の位相シフト領域252とを有するように示される。サブ解像度支援特徴部253及び254は、位相シフト領域251内に形成される。サブ解像度支援特徴部255及び256は、位相シフト領域252内に形成される。図示のように、位相シフト領域251及び252は、それぞれの境界線を有する。本実施例において、サブ解像度特徴部253、254、255、256は、位相シフト領域の内側にあり境界線に接触しない。
【0050】
図17Bは、図17Aの位相シフトマスクから生じる露光パターンのシミュレーションを示す。上側には図17Aの位相シフトマスクの使用に対応するイメージ260及び261が示される。イメージ262及び263は、サブ解像度支援特徴部253から256を使用しない場合の図17Aの位相シフトマスクの使用に対応する。図示のように、サブ解像度支援特徴部253から256を使用すると、ラインは非常に真っ直ぐであり、露光パターンは非常に均一になる。1つの手法によれば、サブ解像度特徴部は、最初にサブ解像度支援特徴部を使用しない露光パターンをシミュレーションすることによって、位相シフト領域内に配置する。シミュレーション・イメージ263内のホットスポット264又は他の異常点等のホットスポットを特定する。次に、異常点を覆ってサブ解像度特徴部を配置する。つまり、サブ解像度特徴部255は、ホットスポット264に一致する。
【0051】
図18は、前記に概要を説明した複合レイアウトのための位相シフトマスク技術を改善する手法を示し、位相シフト・レイアウト・データを作成する段階及び複合レイアウトのための位相シフトマスクを製造する段階のプロセスに組み合わされている。また、本プロセスは、改善された構造を有する集積回路の製造プロセスに拡大適用される。従って、本発明によれば、この製造プロセスは、集積回路の複合レイヤを特定するレイアウト・ファイルを読み取る段階(段階300)を含む。例えば、1つの実施形態において、レイヤは、遷移ゲートとして使用されるポリシリコン又は別の導電性材料を含み、各構造を相互接続する。次に、第1の特定の値未満の寸法を有する、マスクによって未露光のままの特徴部を特定する(段階301)。次に、第2の特定の値未満の寸法を有する露光特徴部を特定する(段階302)。第1及び第2の特定の値は、特定の実施に適するように同一の値であってもよく、又は異なる値であってもよい。
【0052】
次に、本プロセスは、設計規則により特定された特徴部に関する位相シフト領域をレイアウトする段階を含む(段階303)。設計規則の一例は、0度位相(又は180度位相)を有する位相シフト領域を左上側に、180度位相(又は0度位相)のような逆位相を有する位相シフト領域を右下側にレイアウトする段階を含む。この単純な位相シフト・レイアウト・ルールは、結果として位相競合をもたらし、隣接する位相シフト領域は同じ位相をもつので位相遷移は生じない。任意の別の位相割当手法を使用することができる。位相競合は、次の段階で特定される(段階304)。修正は、特定された位相競合に基づいて、位相シフト領域に対して適用される(段階305)。例えば、図7から図11に関して説明したコーナ部切抜き手法が適用される。次の段階において、露光パターンがシミュレーションされ、このシミュレーションに基づいて、支援特徴部が位相シフト領域へ追加される(段階306)。シミュレーションを使用してサブ解像度支援特徴部の配置場所を決定するのではなく、設計規則に基づいてサブ解像度特徴部の設置場所を決定することもできる。例えば、1つの設計規則では、0.1μmの四角形支援特徴部を、位相シフト領域のエッジから0.2μmだけ離して配置することになる。つまり、位相シフト領域は、位相シフト領域の境界線内にサブ解像度支援特徴部を使用して、又は図16A及び図17Aを参照して説明したように、位相シフト領域を分割することによって修正することができる。
【0053】
次の段階においては、別の光学的近接効果補正技術が適用され、位相シフトマスクのレイアウトが完了する(段階307)。次に、相補マスクがレイアウトされ、このマスクは、交差ライン区分等のためのコーナ部切抜きを必要に応じて含む(段階308)。
【0054】
完成した位相シフトマスク及び相補マスクのレイアウトを用い、従来公知の手法を使用してマスクは焼付けられる(段階309)。位相シフトマスクを製造するための参考資料として、米国特許第6,096,458号、米国特許第6,057,063号、米国特許第5,246,800号、米国特許第5,472,814号、及び米国特許第5,702,847号を参照されたい。最後に、結果として得られた位相シフトマスクを使用して、集積回路が製造される(段階310)。
【0055】
全体的に、前述の実施形態は、集積回路レイアウトにおいて広範囲に位相シフトマスクを適用するための解決法を提供する。このことは、レイアウト全体又はレイアウトの重要部分を縮小する。本プロセスは、最初に、特定の最小寸法よりも小さな寸法を有する任意の特徴部を特定するためのコンピュータプログラムを使用して、特徴部を特定する段階を含む。同様に、本プロセスは、最小寸法よりも小さな各特徴部の間の空間を特定するために適用される。間隔に関する最小寸法は、構造に関する最小寸法と異なっていてもよい。最小寸法よりも小さな特徴部を検出した後に、位相シフト領域が割当られる。未焼付け位相シフト領域は、狭い絶縁空間において大きなコントラストを可能にするために使用できる。必要であれば、内側コーナ延長部は、位相競合部を遮光するために追加される。相補トリムマスクは、既存技術を使用して生成される。最後に、光学的近接効果補正モデル技術を使用して、実施される形状を最適化するようになっている。
【0056】
また、本発明の実施形態は、「T」形、「Y」形、「U」形、及びダブル「T」形等の特定の形状に対して位相シフト技術を適用するための手法を提供する。
【0057】
光学的近接効果補正は、結果として得られた位相シフトレイアウトに適用できる。光学的近接効果補正モデル技術を使用して、セリフをコーナ部に追加でき、ラインサイズを調整でき、ハンマーヘッドを追加でき、位相シフト区域を一定の大きさで作ることができ、更に、支援不透明バーを位相シフト区域に追加することができる。
【0058】
前述の本発明の種々の実施形態の説明は、例示及び説明のために示されている。本説明は、本発明を開示形態に限定することを意図したものではない。当業者であれば、多くの変更例及び均等物を理解できるであろう。
【図面の簡単な説明】
【図1】 従来の位相シフトマスク技術によるバイナリマスクを示す。
【図2】 従来技術の位相シフトマスク技術による位相シフトマスクを示す。
【図3】 従来技術による図1及び図2のマスクを使用して作られた露光の輝度プロフィールを示す。
【図4】 図1で実施されているものと同様の形状を実施するための、本発明によるバイナリマスクを示す。
【図5】 図2で実施されているものと同様の形状を実施するための、本発明による位相シフトマスクを示す。
【図6】 本発明による図4及び図5のマスクを使用して作られた露光の輝度プロフィールを示す。
【図7】 本発明による3つの交差ライン区分を備える特徴部を実施するためのバイナリマスクを示す。
【図8】 本発明による3つの交差ライン区分を備える特徴部を実施するための位相シフトマスクを示す。
【図9】 本発明による図7及び図8のマスクを使用して作られた露光の輝度プロフィールを示す。
【図10】 本発明による5つの交差ライン区分を備える特徴部を実施するためのバイナリマスクを示す。
【図11】 本発明による5つの交差ライン区分を備える特徴部を実施するための位相シフトマスクを示す。
【図12】 ダブル「T」構造を実施するための位相シフトマスクを示す。
【図13】 本発明による、ダブル「T」構造を実施するための別の位相シフトマスクを示す。
【図14】 複雑なパターンのための本発明による位相シフトマスクのレイアウトの1つの実施例を示す。
【図15A】 集積回路上のコンデンサ・プレートの高密度アレイを実施するための、従来技術による位相シフトマスクのレイアウト及び輪郭図を示す。
【図15B】 集積回路上のコンデンサ・プレートの高密度アレイを実施するための、従来技術による位相シフトマスクのシミュレーション及び輪郭図を示す。
【図16A】 集積回路上のコンデンサ・プレートの高密度アレイを実施するための、本発明による位相シフトマスクのレイアウト及び輪郭図を示す。
【図16B】 集積回路上のコンデンサ・プレートの高密度アレイを実施するための、本発明による位相シフトマスクのシミュレーション及び輪郭図を示す。
【図17A】 図17Bに示す露光パターンを実施するための、サブ解像度の支援特徴部を有する位相シフトマスクを示す。
【図17B】 図17Aの位相シフトマスクから生じる露光パターン、及び支援特徴部を使用しない場合に図17Aの位相シフトマスクから生じるであろう露光パターンを示す。
【図18】 レイアウト・ファイルを作成し、本発明による位相シフトマスク及び集積回路を製造するためのプロセスのフローチャートである。
Claims (9)
- レイヤを画定するフォトリソグラフィ・マスクのためのパターンを処理する段階であって、前記パターンは、前記レイヤ内に露光領域及び未露光領域を画定するようになっている段階を含み、
第1の特徴部サイズ未満の寸法を有する前記パターン内の露光領域を特定する段階を含み、
第2の特徴部サイズ未満の寸法を有する前記パターン内の未露光領域を特定する段階を含み、
それぞれの形状を有する位相シフト領域を有する位相シフトマスクを作成するために、前記特定された露光領域に対してレイアウト・ルールを使用して、不透明領域内に、前記レイアウト・ルールを使用して結果的に位相競合部をもたらす領域を含む位相シフト領域をレイアウトする段階を含み、
前記位相競合部を補正するために、前記位相シフトマスク内の1つ又はそれ以上の位相シフト領域の前記形状に対して修正を加える段階を含み、
露光領域の間の前記未露光領域のエッジ解像度を支援するために、前記特定された未露光領域に対する位相シフト領域を前記位相シフトマスク内にレイアウトする段階を含み、
前記形状の修正は、第1の位相を有する位相シフト領域を、前記第1の位相を有する第1の位相シフト領域と前記第1の位相を有する第2の位相シフト領域とに分割する段階と、前記第1の位相シフト領域と前記第2の位相シフト領域との間にサブ解像度特徴部を追加する段階と、前記第1の位相シフト領域と前記第2の位相シフト領域とを分離する不透明特徴部を前記マスクに追加する段階とを含み、
前記位相シフトマスク内の前記第1の位相シフト領域及び前記第2の位相シフト領域を使用して露光されるべき前記特徴部の露光を防止する不透明特徴部を含む相補マスクをレイアウトする段階を含み、前記相補マスクの不透明特徴部は、前記第1の位相シフト領域と前記第2の位相シフト領域との間の1つの除外されたコーナ部における位相遷移から生じる任意の特徴部を露光するために、前記第1の位相シフト領域と前記第2の位相シフト領域とを分離する不透明特徴部を覆う切抜き部を含む、
ことを特徴とする方法。 - 前記露光領域を特定する段階は、前記パターン内の前記露光領域の寸法を特定するレイアウト・ファイルを読み取る段階と、前記レイアウト・ファイルを処理する段階とを含むことを特徴とする請求項1に記載の方法。
- 前記パターンは、臨界寸法に等しい特徴部サイズを有する1つ又はそれ以上の露光領域を含み、前記臨界寸法は、前記第1の特徴部サイズよりも小さいことを特徴とする請求項1に記載の方法。
- 前記位相シフトマスクは、不透明領域と、前記不透明領域内に第1の位相を有する複数の透明領域と、前記不透明領域内に前記第1の位相に対して約180度位相がずれた第2の位相を有する複数の相補的透明領域とを含むことを特徴とする請求項1に記載の方法。
- 前記位相シフトマスク内の1つ又はそれ以上の位相シフト領域の内側に、サブ解像度特徴部を追加する段階を含むことを特徴とする請求項1に記載の方法。
- 前記位相シフトマスク内の特定の位相シフト領域の内側にサブ解像度特徴部を追加する段階を含み、前記特定の位相シフト領域は境界線を有し、前記サブ解像度特徴部は、前記境界線の内側にあり、前記境界線に接触しないことを特徴とする請求項1に記載の方法。
- 前記位相シフトマスクへサブ解像度特徴部を追加する段階を含むことを特徴とする請求項1に記載の方法。
- 前記第1の特徴部サイズ及び前記第2の特徴部サイズは等しいことを特徴とする請求項1に記載の方法。
- 前記第1の特徴部サイズ及び前記第2の特徴部サイズは等しくないことを特徴とする請求項1に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US21593800P | 2000-07-05 | 2000-07-05 | |
US09/669,359 US6503666B1 (en) | 2000-07-05 | 2000-09-26 | Phase shift masking for complex patterns |
PCT/US2000/042284 WO2002003140A1 (en) | 2000-07-05 | 2000-11-28 | Phase shift masking for complex patterns |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004502971A JP2004502971A (ja) | 2004-01-29 |
JP2004502971A5 JP2004502971A5 (ja) | 2005-12-22 |
JP4393063B2 true JP4393063B2 (ja) | 2010-01-06 |
Family
ID=26910506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002508143A Expired - Lifetime JP4393063B2 (ja) | 2000-07-05 | 2000-11-28 | 複合パターンのための位相シフトマスキング |
Country Status (6)
Country | Link |
---|---|
EP (2) | EP2322992B1 (ja) |
JP (1) | JP4393063B2 (ja) |
CN (1) | CN1218217C (ja) |
AT (1) | ATE502321T1 (ja) |
AU (1) | AU2001239698A1 (ja) |
DE (1) | DE60045744D1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7858450B2 (en) | 2004-01-06 | 2010-12-28 | Samsung Electronics Co., Ltd. | Optic mask and manufacturing method of thin film transistor array panel using the same |
KR100586549B1 (ko) * | 2004-12-02 | 2006-06-08 | 주식회사 하이닉스반도체 | 포토 마스크 및 이를 이용한 패턴 제조 방법 |
KR100675882B1 (ko) * | 2004-12-22 | 2007-02-02 | 주식회사 하이닉스반도체 | 다중투과 위상 마스크 및 이를 이용한 노광 방법 |
US8065638B2 (en) * | 2009-01-30 | 2011-11-22 | Synopsys, Inc. | Incremental concurrent processing for efficient computation of high-volume layout data |
WO2011051791A2 (en) | 2009-10-30 | 2011-05-05 | Synopsys, Inc. | Method and system for lithography hotspot correction of a post-route layout |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5595844A (en) * | 1990-11-29 | 1997-01-21 | Kabushiki Kaisha Toshiba | Method of exposing light in a method of fabricating a reticle |
US5246800A (en) | 1991-09-12 | 1993-09-21 | Etec Systems, Inc. | Discrete phase shift mask writing |
EP0585872B1 (en) | 1992-09-01 | 2000-03-29 | Dai Nippon Printing Co., Ltd. | Process for fabricating a phase shift photomask or phase shift photomask blank |
US5362584A (en) * | 1993-04-02 | 1994-11-08 | International Business Machines Corporation | Phase-shifting transparent lithographic mask for writing contiguous structures from noncontiguous mask areas |
US5496666A (en) * | 1994-10-27 | 1996-03-05 | Chartered Semiconductor Manufacturing Pte Ltd. | Contact hole mask for semiconductor fabrication |
US5472814A (en) | 1994-11-17 | 1995-12-05 | International Business Machines Corporation | Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement |
US5523186A (en) * | 1994-12-16 | 1996-06-04 | International Business Machines Corporation | Split and cover technique for phase shifting photolithography |
JP2790127B2 (ja) * | 1996-06-27 | 1998-08-27 | 日本電気株式会社 | フォトマスク及びその製造方法 |
US5858580A (en) | 1997-09-17 | 1999-01-12 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US5923566A (en) * | 1997-03-25 | 1999-07-13 | International Business Machines Corporation | Phase shifted design verification routine |
US6057063A (en) | 1997-04-14 | 2000-05-02 | International Business Machines Corporation | Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith |
JPH11109603A (ja) * | 1997-10-06 | 1999-04-23 | Mitsubishi Electric Corp | フォトマスクおよび半導体装置の製造方法 |
US6096458A (en) | 1998-08-05 | 2000-08-01 | International Business Machines Corporation | Methods for manufacturing photolithography masks utilizing interfering beams of radiation |
-
2000
- 2000-11-28 JP JP2002508143A patent/JP4393063B2/ja not_active Expired - Lifetime
- 2000-11-28 EP EP11153593.6A patent/EP2322992B1/en not_active Expired - Lifetime
- 2000-11-28 EP EP00992248A patent/EP1299771B1/en not_active Expired - Lifetime
- 2000-11-28 AT AT00992248T patent/ATE502321T1/de not_active IP Right Cessation
- 2000-11-28 DE DE60045744T patent/DE60045744D1/de not_active Expired - Lifetime
- 2000-11-28 CN CN008197296A patent/CN1218217C/zh not_active Expired - Fee Related
- 2000-11-28 AU AU2001239698A patent/AU2001239698A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP2322992B1 (en) | 2013-07-24 |
ATE502321T1 (de) | 2011-04-15 |
EP2322992A1 (en) | 2011-05-18 |
EP1299771B1 (en) | 2011-03-16 |
DE60045744D1 (de) | 2011-04-28 |
CN1454332A (zh) | 2003-11-05 |
JP2004502971A (ja) | 2004-01-29 |
AU2001239698A1 (en) | 2002-01-14 |
EP1299771A1 (en) | 2003-04-09 |
CN1218217C (zh) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6503666B1 (en) | Phase shift masking for complex patterns | |
US6541165B1 (en) | Phase shift mask sub-resolution assist features | |
US7585595B2 (en) | Phase shift mask including sub-resolution assist features for isolated spaces | |
US7132203B2 (en) | Phase shift masking for complex patterns with proximity adjustments | |
JP3148770B2 (ja) | ホトマスク及びマスクパタンデータ処理方法 | |
US6721938B2 (en) | Optical proximity correction for phase shifting photolithographic masks | |
US8327301B2 (en) | Routing method for double patterning design | |
JP4958092B2 (ja) | レベンソン型位相シフトマスクにおいて部分的にカラー付けされた設計をカラーリングするためのシステム | |
US6610449B2 (en) | Phase shift masking for “double-T” intersecting lines | |
US8151225B2 (en) | Pattern layout designing method, semiconductor device manufacturing method, and computer program product | |
EP1370909A1 (en) | Alternating phase shift masking for multiple levels of masking resolution | |
US6811935B2 (en) | Phase shift mask layout process for patterns including intersecting line segments | |
JP4393063B2 (ja) | 複合パターンのための位相シフトマスキング | |
JPH1115130A (ja) | 半導体製造用ハーフトーンマスクおよびその製造方法 | |
US7229722B2 (en) | Alternating phase shift mask design for high performance circuitry | |
JP4022389B2 (ja) | 微細パターン形成方法 | |
US6846596B2 (en) | Alternating phase shift masking for multiple levels of masking resolution | |
JP4074329B2 (ja) | 光近接効果補正方法 | |
CN1185550C (zh) | 多重曝光方法 | |
JP4006013B2 (ja) | 光近接効果補正方法 | |
JP2007279758A (ja) | 光近接効果補正方法 | |
JP2009175764A (ja) | 多重レベルのマスキング解像度用の交番位相偏移マスキング | |
KR20090069103A (ko) | 반도체 소자의 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080331 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080627 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090410 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4393063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |