KR20090069103A - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20090069103A
KR20090069103A KR1020070136953A KR20070136953A KR20090069103A KR 20090069103 A KR20090069103 A KR 20090069103A KR 1020070136953 A KR1020070136953 A KR 1020070136953A KR 20070136953 A KR20070136953 A KR 20070136953A KR 20090069103 A KR20090069103 A KR 20090069103A
Authority
KR
South Korea
Prior art keywords
pattern
semiconductor device
mask
exposure
bar
Prior art date
Application number
KR1020070136953A
Other languages
English (en)
Inventor
정주홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070136953A priority Critical patent/KR20090069103A/ko
Publication of KR20090069103A publication Critical patent/KR20090069103A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 요(凹)부를 구비한 제 1 패턴을 포함하는 제 1 노광 마스크와 철(凸)부를 구비한 제 2 패턴을 포함하는 제 2 노광 마스크를 각각 OPC 한 후 더블 패터닝(Double Patterning)하여 공정 마진을 확보하고, 상기 제 1 패턴의 요부와 상기 제 2 패턴의 철부가 중첩되도록 하여 오버레이 마진(Overlay Margin)을 증가시킴으로써, 상기 제 1 패턴과 제 2 패턴의 접합 부분에 발생하는 노츠(Notch) 및 코너 라운딩(Corner Rounding)을 방지하여 소자의 특성을 향상시키는 기술을 개시한다.

Description

반도체 소자의 패턴 형성 방법{METHOD FOR FORMING A PATTERN OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것이다. 특히, 더블 패터닝 공정을 진행하기 위한 노광 마스크의 레이아웃 형성 방법에 관한 것이다.
포토 리소그래피 기술은 반도체 소자의 고집적화를 선도하는 기본 기술로서, 빛을 이용하여 반도체 기판 위에 패턴을 형성하는 것이다. 즉, 반도체 기판에 절연막이나 도전막 등의 패턴을 형성하여야 할 위치에 자외선, 전자빔 또는 X선 등과 같은 노광 장비의 빛을 조사하여 그 용해도가 변화하는 감광막을 형성하고, 포토 마스크를 이용하여 상기 감광막의 소정 부위를 빛에 노출시킨 후, 현상액에 대하여 용해도가 큰 부분을 제거함으로써 감광막 패턴을 형성한다. 상기 감광막 패턴에 의해 노출된 부분을 식각 공정으로 제거하여 원하는 패턴을 형성한다.
최근 반도체 소자의 집적도가 높아지면서 마이크로 프로세서 등 로직 소자에서 흔히 볼 수 있는 불규칙으로 배치된 패턴에서는 초점 심도, 해상도 모두 향상 효과가 적어지고 있다.
이를 극복하고자 해상 한계에 가까운 수치의 패턴을 형성할 경우, 설계상의 패턴과 실제로 반도체 기판상에 형성되는 패턴이 괴리되어 버리는 광근접 효과(optical proximity effect)가 발생하게 된다.
설계와 실제의 패턴의 괴리에 의해 소자의 성능이 설계에 비해 현저히 열화되어 버린다. 이에 따라 포토 리소그래피 공정에서 해상 한계에서 발생하는 패턴의 왜곡 현상에 대한 보정(OPC : Optical Proximity Correction)은 이제 불가피한 기술이 되고 있다. 이러한 OPC 기술에 의해, 포토 마스크의 미세한 패턴을 반도체 기판 상에 설계대로 충실하게 완성할 수 있게 되었다.
도 1은 타겟 패턴의 레이아웃을 도시한 것이다.
도 1을 참조하면, 플래시 메모리 소자의 콘트롤 게이트(Control Gate) 패턴을 도시한 것으로, 반도체 기판(100) 상부에 바 형 제 1 패턴(110a)이 구비되고, 제 1 패턴(110a)과 수직한 방향으로 복수 개의 바 형 제 2 패턴(110b)이 구비되어 있다.
이때, 제 2 패턴(110b)의 일측은 제 1 패턴(110a)과 중첩되도록 구비되는 것이 바람직하다.
기존에 한 번의 노광으로 상기 '도 1'과 같은 패턴을 형성하던 것을 피치(Pitch)와 조명 조건을 고려하여 두 번으로 나누어 패터닝하는 더블 패터닝 방법이 제안되었다.
이와 같이 더블 패터닝 방법을 사용하면, 패턴의 피치(Pitch)가 증가하여 노광 난이도가 감소하고, SRAF(Sub Resolution Assist Feature) 및 마스크 바이어스(Mask Bias)에 대한 제약이 감소하게 되어 다양한 OPC가 가능해진다.
도 2a 및 도 2b는 더블 패터닝 공정 시 사용되는 두 개의 노광 마스크의 레이아웃을 도시한 것이다.
도 2a 및 도 2b를 참조하면, 각각 바 형 제 1 패턴(210)이 구비된 제 1 노광 마스크(200) 및 복수 개의 바 형 제 2 패턴(260)이 구비된 제 2 노광 마스크(250)를 나타낸다. 여기서, 제 2 패턴(260)은 제 1 패턴(210)과 수직한 방향으로 구비되도록 한다.
도 3a 및 도 3b는 상기 '도 2a' 및 '도 2b'의 레이아웃에 광근접효과보정(Optical Proximity Correction)을 진행한 후 노광 마스크의 레이아웃을 도시한 것이다.
도 3a 및 도 3b를 참조하면, 상기 '도 2a' 및 '도 2b'와 같이 두 부분으로 나뉘어진 레이아웃에 각각 상기 광근접효과보정(이하, OPC 라고 함.)을 진행한다.
이때, 제 1 노광 마스크(300) 및 제 2 노광 마스크(350)에서 각각 OPC된 제 1 패턴(310) 및 제 2 패턴(360)의 에지부 양측은 중앙부의 선폭보다 큰 선폭을 가지는 패드 형태로 수정된 것을 알 수 있다.
다음에, 상기와 같이 OPC가 진행된 제 1 노광 마스크(300) 및 제 2 노광 마스크(350)를 사용하여 더블 패터닝 공정을 수행한다.
도 4는 상기 더블 패터닝 공정을 수행하여 형성된 패턴의 시뮬레이션 결과를 도시한 것이다.
도 4를 참조하면, 상기 OPC된 레이아웃의 노광 마스크를 이용한 시뮬레이션 결과로 웨이퍼(400) 상에 프린트되는 이미지를 도시한 것으로, 제 1 패턴(410a)과 제 2 패턴(410b)의 접합 부분의 공정 마진이 부족하여 'A'와 같이 노츠(Notch)가 발생하고, 제 1 패턴(410a)과 제 2 패턴(410b)의 접합 부분에 코너 라운딩(Corner Rounding)이 발생하여 소자의 특성을 저하시키는 문제가 있다.
상술한 종래 기술에 따른 반도체 소자의 패턴 형성 방법에서, 더블 패터닝을 위한 노광 마스크의 레이아웃에 OPC가 진행되었다 하더라도, 패턴 간의 접합 부분이 고려되지 않았기 때문에, 오버레이 마진이 부족하여 정확한 타겟 패턴을 얻기 어렵게 된다. 따라서, 소자의 특성이 저하되는 문제점이 있다.
본 발명은 요부를 구비한 제 1 패턴을 포함하는 제 1 노광 마스크와 철부를 구비한 제 2 패턴을 포함하는 제 2 노광 마스크를 각각 OPC 한 후 더블 패터닝하여 공정 마진을 확보하고, 상기 제 1 패턴의 요부와 상기 제 2 패턴의 철부가 중첩되도록하여 오버레이 마진을 증가시킴으로써, 상기 제 1 패턴과 제 2 패턴의 접합 부분에 노츠(Notch) 및 코너 라운딩(Corner Rounding) 현상이 발생하는 것을 방지하여 소자의 특성을 향상시키는 반도체 소자의 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은
요(凹)부를 구비한 바 형 제 1 패턴을 포함하는 제 1 노광 마스크 및 철(凸)부를 구비한 복수 개의 바 형 제 2 패턴을 포함하는 제 2 노광 마스크의 원본 레이아웃을 설정하는 단계와,
상기 원본 레이아웃에 광근접효과보정(Optical Proximity Correction)을 수행하여 제 1 패턴 및 제 2 패턴의 에지부 양측을 패드 형태로 수정하는 단계와,
상기 광근접효과보정(OPC)된 제 1 및 제 2 노광 마스크를 이용한 노광 공정을 수행하는 단계를 포함하는 것을 특징으로 하고,
상기 바 형 제 1 패턴의 일측에 복수 개의 요(凹)부를 포함하는 것과,
상기 바 형 제 2 패턴의 단축방향 일측에 철(凸)부를 포함하는 것과,
상기 제 1 패턴 및 제 2 패턴은 서로 수직한 방향으로 형성하는 것과,
상기 제 1 패턴의 요(凹)부와 상기 제 2 패턴의 철(凸)부는 서로 맞물리게 형성되는 것과,
상기 제 1 및 제 2 노광 마스크를 이용한 노광 공정은 더블 패터닝 공정(Double Patterning Technology)인 것과,
상기 노광 마스크는 위상 반전 마스크(Phase Shift Mask), 바이너리 마스크(Binary Mask) 또는 하프톤 마스크(Halftone Mask)인 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은 요부를 구비한 제 1 패턴을 포함하는 제 1 노광 마스크와 철부를 구비한 제 2 패턴을 포함하는 제 2 노광 마스크를 각각 OPC 한 후 더블 패터닝하여 공정 마진을 확보하고, 상기 제 1 패턴의 요부와 상기 제 2 패턴의 철부가 중첩되도록 하여 오버레이 마진을 증가시킴으로써, 상기 제 1 패턴과 제 2 패턴의 접합 부분에 발생하는 노츠(Notch) 및 코너 라운딩(Corner Rounding)을 방지하여 소자의 특성을 향상시킬 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명하고자 한다.
도 5a 및 도 5b는 본 발명에 반도체 소자의 패턴 형성 방법 시 사용되는 노광 마스크의 원본 레이아웃을 도시한 것이다. 이때, 상기 패턴은 플래시 메모리 소자의 콘트롤 게이트(Control Gate) 패턴을 형성하는 것이 바람직하며, 상기 노광 마스크는 위상 반전 마스크(Phase Shift Mask), 바이너리 마스크(Binary Mask) 또는 하프톤 마스크(Halftone Mask)인 것이 바람직하다.
도 5a를 참조하면, X축 방향을 장축으로 하는 바(Bar)형 제 1 패턴(510)이 구비된 제 1 노광 마스크(500)를 나타낸다.
이때, 제 1 패턴(510)은 복수 개의 요(凹)부(510a)가 구비되도록 하는 것이 바람직하다.
도 5b를 참조하면, Y축 방향을 장축으로 하는 바(Bar)형 제 2 패턴(560)이 구비된 제 2 노광 마스크(550)를 나타낸다.
이때, 제 2 패턴(560)의 단축 방향 일측에 철(凸)부(560a)가 구비되며, 철부(560a)가 구비된 제 2 패턴(560)은 복수 개 구비되도록 한다.
여기서, 제 1 노광 마스크(500)와 제 2 노광 마스크(550)를 오버랩했을 경우, 제 1 패턴(510)의 요부(510a)와 제 2 패턴(560)의 철부(560a)가 서로 오버랩되도록 하여 상기 오버랩된 모습이 상기 '도 1'에 도시된 타겟 패턴과 동일한 형태가 되도록 한다.
이때, 제 1 패턴(510)의 요부(510a)와 제 2 패턴(560)의 철부(560a)는 웨이퍼상에 패터닝되지 않는 크기로 형성하는 것이 바람직하며, 더 바람직하게는 스캐 터링 스페이스(Scattering Space)에서 사용되는 크기로 형성한다.
다음에, 상기 '도 5a' 및 '도 5b'와 같은 레이아웃에 각각 광근접효과보정(Optical Proximity Correction)을 진행한다.
여기서, 제 1 및 제 2 노광 마스크(500, 550)는 위상 반전 마스크(Phase Shift Mask), 바이너리 마스크(Binary Mask) 또는 하프톤 마스크(Halftone Mask)인 것이 바람직하다.
도 6a 및 도 6b는 상기 '도 5a' 및 '도 5b'의 레이아웃에 각각 상기 광근접효과보정(이하 OPC 라고 함.)을 진행한 후 노광 마스크의 레이아웃을 도시한 것이다.
도 6a를 참조하면, OPC된 제 1 노광 마스크(600)의 레이아웃을 도시한 것으로, 제 1 패턴(610)의 에지부 양측이 중앙부의 선폭보다 큰 선폭을 가지는 패드 형태로 형성되도록 한다.
이때, 제 1 패턴(610)에 구비되었던 요(凹)부의 스페이스는 상기 OPC 공정 시 모두 제거되므로, 종래와 동일한 OPC 결과를 얻을 수 있다.
도 6b를 참조하면, OPC된 제 2 노광 마스크(650)의 진행한 레이아웃을 도시한 것으로, 철(凸)부가 구비된 제 2 패턴(660) 일측의 선폭은 제 2 패턴(660) 중앙부의 선폭 정도의 크기로 OPC하는 것이 바람직하다.
또한, 제 2 패턴(660)의 타측 및 제 2 패턴(660)의 철(凸)부와 인접한 부분은 제 2 패턴(660) 중앙부의 선폭보다 큰 선폭을 가지는 패드 형태로 형성되도록 한다.
상기와 같이 OPC가 진행된 제 1 노광 마스크(600) 및 제 2 노광 마스크(650)를 사용하여 더블 패터닝 공정을 수행한다.
도 7은 상기 더블 패터닝 공정을 수행하여 형성된 패턴의 시뮬레이션 결과를 도시한 것이다.
도 7을 참조하면, 상기 OPC된 레이아웃의 노광 마스크를 이용한 시뮬레이션 결과로 웨이퍼(700) 상에 프린트되는 이미지를 도시한 것으로, 상기 OPC된 제 1 패턴(710a)과 제 2 패턴(710b) 간에 중첩되는 면적이 크게 형성되었으므로, 제 1 패턴(710a)과 제 2 패턴(710b)의 접합 부위에 코너 라운딩(Corner Rounding) 또는 노츠(Notch)가 발생하지 않는다. 따라서, 더블 패터닝 시 오버레이 공정 마진이 향상된 것을 알 수 있다.
도 1은 주변 회로 영역의 타겟 패턴을 도시한 평면도이다.
도 2a, 도 2b, 도 5a 및 도 5b는 종래 기술 및 본 발명에 따른 노광 마스크를 도시한 레이아웃.
도 3a, 도 3b, 도 6a 및 도 6b는 종래 기술 및 본 발명에 따른 노광 마스크에 OPC 공정이 수행된 모습을 도시한 레이아웃.
도 4 및 도 7는 종래 기술 및 본 발명에 따른 OPC 레이아웃을 이용한 시뮬레이션 결과를 도시한 도면.
< 도면의 주요 부분에 대한 부호 설명 >
500, 600 : 제 1 노광 마스크 510, 610 : 제 1 패턴
510a, 610a : 요(凹)부 550, 650 : 제 2 노광 마스크
560, 660 : 제 2 패턴 560a, 660a : 철(凸)부
700 : 웨이퍼 710a : 제 1 패턴
710b : 제 2 패턴

Claims (7)

  1. 요(凹)부를 구비한 바 형 제 1 패턴을 포함하는 제 1 노광 마스크 및 철(凸)부를 구비한 복수 개의 바 형 제 2 패턴을 포함하는 제 2 노광 마스크의 원본 레이아웃을 설정하는 단계;
    상기 원본 레이아웃에 광근접효과보정(Optical Proximity Correction)을 수행하여 제 1 패턴 및 제 2 패턴의 에지부 양측을 패드 형태로 수정하는 단계; 및
    상기 광근접효과보정(OPC)된 제 1 및 제 2 노광 마스크를 이용한 노광 공정을 수행하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 바 형 제 1 패턴의 일측에 복수 개의 요(凹)부를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 바 형 제 2 패턴의 단축방향 일측에 철(凸)부를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 패턴 및 제 2 패턴은 서로 수직한 방향으로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 1 패턴의 요(凹)부와 상기 제 2 패턴의 철(凸)부는 서로 중첩되는 위치에 형성되는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 노광 마스크를 이용한 노광 공정은 더블 패터닝 공정(Double Patterning Technology)인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 노광 마스크는 위상 반전 마스크(Phase Shift Mask), 바이너리 마스크(Binary Mask) 또는 하프톤 마스크(Halftone Mask)인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
KR1020070136953A 2007-12-24 2007-12-24 반도체 소자의 패턴 형성 방법 KR20090069103A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136953A KR20090069103A (ko) 2007-12-24 2007-12-24 반도체 소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136953A KR20090069103A (ko) 2007-12-24 2007-12-24 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20090069103A true KR20090069103A (ko) 2009-06-29

Family

ID=40996411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136953A KR20090069103A (ko) 2007-12-24 2007-12-24 반도체 소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20090069103A (ko)

Similar Documents

Publication Publication Date Title
US7131102B2 (en) Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era
US6492073B1 (en) Removal of line end shortening in microlithography and mask set for removal
JP2009512186A (ja) 分離されたアシストフィーチャを用いたプロセスマージンの向上
JP5380703B2 (ja) マスクの製造方法および半導体装置の製造方法
CN110119062B (zh) 光学邻近修正方法、掩膜版制作方法及图形化工艺
KR20060014438A (ko) 레티클을 설계하고 이를 이용하여 반도체 장치를 형성하는방법
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US8092958B2 (en) Mask and method for patterning a semiconductor wafer
JP2004341064A (ja) 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法
KR100732749B1 (ko) 미세 패턴 형성용 마스크
US6784005B2 (en) Photoresist reflow for enhanced process window for random, isolated, semi-dense, and other non-dense contacts
KR101216242B1 (ko) 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크
US6413685B1 (en) Method of reducing optical proximity effect
JPH1115130A (ja) 半導体製造用ハーフトーンマスクおよびその製造方法
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
US20060210889A1 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
KR20090069103A (ko) 반도체 소자의 패턴 형성 방법
CN114063380A (zh) 图形修正方法及半导体结构的形成方法
WO2009125529A1 (ja) マスクパターンの生成方法及びパターン形成方法
KR101096191B1 (ko) 콘택홀 형성 방법
US7829246B2 (en) Method of forming pattern
JP4580656B2 (ja) 二重露光フォトマスクおよび露光方法
KR20080001439A (ko) 레이아웃 설계 수정을 이용한 포토 마스크 제조 방법
KR20080073622A (ko) 듀얼 톤의 스캐터링 바 패턴을 이용한 포토리소그래피 방법
KR20060086611A (ko) 반도체 소자의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination