JP4958092B2 - レベンソン型位相シフトマスクにおいて部分的にカラー付けされた設計をカラーリングするためのシステム - Google Patents
レベンソン型位相シフトマスクにおいて部分的にカラー付けされた設計をカラーリングするためのシステム Download PDFInfo
- Publication number
- JP4958092B2 JP4958092B2 JP2005184783A JP2005184783A JP4958092B2 JP 4958092 B2 JP4958092 B2 JP 4958092B2 JP 2005184783 A JP2005184783 A JP 2005184783A JP 2005184783 A JP2005184783 A JP 2005184783A JP 4958092 B2 JP4958092 B2 JP 4958092B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase shift
- shapes
- cell
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本発明の好ましい実施形態を説明するにあたって、本明細書では、同じ数字が本発明の同じ特徴を示す図1〜図17を参照する。
Claims (19)
- 集積回路設計の像を投影するためのレベンソン型位相シフトマスクを設計する方法であって、
レベンソン型位相シフトマスクの位相シフト形状に対して位相を割り当てるためのカラーリング・ルールを与えるステップと、
第1の位相を割り当てることができる少なくとも1つの位相シフト形状と、前記第1の位相とは逆の第2の位相を割り当てることができる少なくとも1つの位相シフト形状とを含む第1のセルを与えるステップであって、前記位相シフト形状の少なくとも1つが前記第1のセルの縁部に隣接しており、内部のすべての位相シフト形状が前記カラーリング・ルールに従ってバイナリ・カラー付け可能である、前記第1のセルを与えるステップと、
第1の位相を割り当てることができる少なくとも1つの位相シフト形状と、前記第1の位相とは逆の第2の位相を割り当てることができる少なくとも1つの位相シフト形状とを含む第2のセルを与えるステップであって、前記位相シフト形状の少なくとも1つが前記第2のセルの縁部に隣接しており、内部のすべての位相シフト形状が前記カラーリング・ルールに従ってバイナリ・カラー付け可能である、前記第2のセルを与えるステップと、
前記第1及び第2のセルの前記位相シフト形状に対して位相を割り当てるステップと、
前記第1及び第2のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第1のセルの縁部を該第2のセルの縁部に沿って並置するステップと、
前記第1のセルの前記縁部を前記第2のセルの前記縁部に沿って並置した後に、該第1及び第2のセルにおける隣接位相シフト形状間の間隔を決定するステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状間の位相の差を決定するステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状同士がシステム解像度に必要な所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第1及び第2のセルの1つにおける該位相シフト形状の位相を反転させるステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より大きいが、位相形状間において透過光の相互作用が存在しない間隔よりは小さい間隔を置いて配置される場合には、該位相シフト形状間にダミー空間を挿入するステップと、
前記第1及び第2のセルを含み、該第1及び第2のセルのバイナリ・カラー付け機能を維持しながら前記カラーリング・ルールに従ってカラー付け可能であるように構成されたセル・アレイを生成するステップと、
を含む、前記方法。 - 前記第1及び第2のセルの前記縁部を並置した後に、該第1及び第2のセルの前記位相シフト形状に対して位相が割り当てられる、請求項1に記載の方法。
- 前記第1及び第2のセルにおける前記隣接位相シフト形状同士が互いに接触し、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第1及び第2のセルの1つにおける該位相シフト形状の位相を反転させるか、又は、該第1及び第2のセルにおける該隣接位相シフト形状同士が互いに接触はしないが、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第1及び第2のセルの1つにおける該位相シフト形状の位相を反転させる、請求項1に記載の方法。
- 前記第1のセルは、第1及び第2の位相の複数の位相シフト形状を有する第1のセル・アレイにおける端部セルであり、前記第1及び第2のセルにおける前記隣接位相シフト形状同士は、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断され、前記第1のセル・アレイにおける前記位相シフト形状のすべては、該第1及び第2のセルの前記セル・アレイを生成する前に反転される、請求項1に記載の方法。
- 前記第1のセルは、1つの縁部に隣接する第1の位相の位相シフト形状と、該セルの反対側の縁部に隣接する第2の位相の位相シフト形状とを含む、請求項1に記載の方法。
- 第1の位相の少なくとも1つの位相シフト形状と、前記第1の位相とは逆の第2の位相の少なくとも1つの位相シフト形状とを含む第3のセルを与えるステップであって、前記位相シフト形状の少なくとも1つが前記第1のセルの縁部に隣接する、前記第3のセルを与えるステップと、
前記第3のセル及び前記第1又は第2のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第3のセルの縁部を該第1又は第2のセルの縁部に沿って並置するステップと、
前記第3のセル及び前記第1又は第2のセルにおける隣接位相シフト形状同士が、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、前記隣接位相シフト形状同士が同位相となるように、該第3のセル及び該第1又は第2のセルの1つにおける該位相シフト形状の位相を反転させるステップと、
前記第1、第2、及び第3のセルのセル・アレイを生成するステップと
をさらに含む、請求項1に記載の方法。 - 前記第1、第2、及び第3のセルは線形アレイを形成する、請求項6に記載の方法。
- 前記第1、第2、及び第3のセルは非線形アレイを形成する、請求項6に記載の方法。
- 前記第1のセルにおける前記位相シフト形状は反転されることが防止され、前記第1及び第2のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該第2のセルにおける該位相シフト形状が反転される、請求項1に記載の方法。
- 前記第1及び第2のセルにおける前記隣接位相シフト形状同士を結合するステップをさらに含む、請求項1に記載の方法。
- 前記第1及び第2のセルのどちらがより多くの位相シフト形状を有するかを判断するステップと、該第1及び第2のセルのうち、より多くの位相シフト形状を有するセルにおける位相シフト形状の位相を反転させるステップとをさらに含む、請求項1に記載の方法。
- 前記第1又は第2のセルの1つは、SRAMアレイの像又は論理アレイの像を投影する位相シフト形状を含む、請求項1に記載の方法。
- 集積回路設計の像を投影するためのレベンソン型位相シフトマスクを設計する方法であって、
第1及び第2の位相の複数の位相シフト形状を有する第1のセル・アレイを与えるステップであって、前記第1のセル・アレイの一端にある第1のセルが、第1の位相の少なくとも1つの位相シフト形状と、前記第1の位相とは逆の第2の位相の少なくとも1つの位相シフト形状とを含み、前記位相シフト形状の少なくとも1つが前記第1のセルの縁部に隣接する、前記第1のセル・アレイを与えるステップと、
第1の位相の少なくとも1つの位相シフト形状と、前記第1の位相とは逆の第2の位相の少なくとも1つの位相シフト形状とを含む第2のセルを与えるステップであって、前記位相シフト形状の少なくとも1つが前記第2のセルの縁部に隣接する、前記第2のセルを与えるステップと、
前記第1及び第2のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第1のセルの縁部を該第2のセルの縁部に沿って並置するステップと、
前記第1及び第2のセルにおける隣接位相シフト形状間の間隔を決定するステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状間の位相の差を決定するステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状同士がシステム解像度に必要な所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第1及び第2のセルの1つにおける該位相シフト形状の位相を反転させるステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より大きいが、位相形状間において透過光の相互作用が存在しない間隔よりは小さい間隔を置いて配置される場合には、該位相シフト形状間にダミー空間を挿入するステップと、
レベンソン型位相シフトマスクのための、前記第1及び第2のセルのセル・アレイを生成するステップと
を含む、前記方法。 - 前記第1及び第2のセルにおける前記隣接位相シフト形状同士は、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断され、前記第1のセル・アレイにおける前記位相シフト形状のすべては、該第1及び第2のセルの前記セル・アレイを生成する前に反転される、請求項13に記載の方法。
- 前記第1のセルは、1つの縁部に隣接する第1の位相の位相シフト形状と、該セルの反対側の縁部に隣接する第2の位相の位相シフト形状とを含む、請求項13に記載の方法。
- 前記第1のセルにおける前記位相シフト形状は反転されることが防止され、前記第1及び第2のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より小さい間隔を置いて配置され、かつ、逆位相であると判断された場合には、該第2のセルにおける該位相シフト形状が反転される、請求項13に記載の方法。
- 前記第1及び第2のセルのどちらがより多くの位相シフト形状を有するかを判断するステップと、
該第1及び第2のセルのうち、より多くの位相シフト形状を有するセルにおける位相シフト形状の位相を反転させるステップと
をさらに含む、請求項13に記載の方法。 - 集積回路設計の像を投影するためのレベンソン型位相シフトマスクを設計する方法であって、前記レベンソン型位相シフトマスクのレイアウトは、(1)第1の位相を割り当てることができる少なくとも1つの位相シフト形状と、前記第1の位相とは逆の第2の位相を割り当てることができる少なくとも1つの位相シフト形状とを含む第1のセルであって、前記位相シフト形状の少なくとも1つが前記第1のセルの縁部に隣接している前記第1のセルと、(2)第1の位相を割り当てることができる少なくとも1つの位相シフト形状と、前記第1の位相とは逆の第2の位相を割り当てることができる少なくとも1つの位相シフト形状とを含む第2のセルであって、前記位相シフト形状の少なくとも1つが前記第2のセルの縁部に隣接している前記第2のセルと、とを備えており、
前記方法は、
レベンソン型位相シフトマスクの位相シフト形状に対して位相を割り当てるためのカラーリング・ルールを与えるステップであって、前記第1及び前記第2のセル内の前記位相シフト形状が前記カラーリング・ルールに従ってバイナリ・カラー付け可能である、前記与えるステップと、
前記第1及び第2のセルの前記位相シフト形状に対して位相を割り当てるステップと、
前記第1及び第2のセルの縁部のそれぞれに隣接する前記位相シフト形状同士が互いに隣接するように、該第1のセルの縁部を該第2のセルの縁部に沿って並置するステップと、
前記第1のセルの前記縁部を前記第2のセルの前記縁部に沿って並置した後に、該第1及び第2のセルにおける隣接位相シフト形状間の間隔を決定するステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状間の位相の差を決定するステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状同士がシステム解像度に必要な所定の最小間隔より小さい間隔を置いて配置され、かつ、こうした隣接位相シフト形状同士が逆位相である場合には、該隣接位相シフト形状同士が同位相となるように、該第1及び第2のセルの1つにおける該位相シフト形状の位相を反転させるステップと、
前記第1及び第2のセルにおける前記隣接位相シフト形状同士が、前記所定の最小間隔より大きいが、位相形状間において透過光の相互作用が存在しない間隔よりは小さい間隔を置いて配置される場合には、該位相シフト形状間にダミー空間を挿入するステップと、
前記第1及び第2のセルを含み、該第1及び第2のセルのバイナリ・カラー付け機能を維持しながら前記カラーリング・ルールに従ってカラー付け可能であるように構成されたセル・アレイを生成するステップと、
を含む、前記方法。 - コンピュータに、請求項1〜18のいずれか一項に記載の方法の各ステップを実行させるコンピュータ・プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/710224 | 2004-06-28 | ||
US10/710,224 US7378195B2 (en) | 2004-06-28 | 2004-06-28 | System for coloring a partially colored design in an alternating phase shift mask |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006011447A JP2006011447A (ja) | 2006-01-12 |
JP2006011447A5 JP2006011447A5 (ja) | 2008-06-19 |
JP4958092B2 true JP4958092B2 (ja) | 2012-06-20 |
Family
ID=35506219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005184783A Expired - Fee Related JP4958092B2 (ja) | 2004-06-28 | 2005-06-24 | レベンソン型位相シフトマスクにおいて部分的にカラー付けされた設計をカラーリングするためのシステム |
Country Status (4)
Country | Link |
---|---|
US (2) | US7378195B2 (ja) |
JP (1) | JP4958092B2 (ja) |
CN (1) | CN1716090B (ja) |
TW (1) | TWI351625B (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7470489B2 (en) * | 2004-08-18 | 2008-12-30 | International Business Machines Corporation | Method for designing alternating phase shift masks |
US7784015B2 (en) * | 2005-07-05 | 2010-08-24 | Texas Instruments Incorporated | Method for generating a mask layout and constructing an integrated circuit |
US20080028359A1 (en) * | 2006-07-31 | 2008-01-31 | Stefan Blawid | Termination structure, a mask for manufacturing a termination structure, a lithographic process and a semiconductor device with a termination structure |
US7650587B2 (en) * | 2006-11-30 | 2010-01-19 | International Business Machines Corporation | Local coloring for hierarchical OPC |
JP4779003B2 (ja) * | 2007-11-13 | 2011-09-21 | エーエスエムエル ネザーランズ ビー.ブイ. | フルチップ設計のパターン分解を行うための方法 |
US8255837B2 (en) * | 2009-02-03 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for cell boundary isolation in double patterning design |
US8631379B2 (en) * | 2010-02-09 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decomposing integrated circuit layout |
US8584052B2 (en) * | 2010-12-22 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell layout for multiple patterning technology |
CN102183874B (zh) * | 2011-05-06 | 2013-03-27 | 北京理工大学 | 一种基于边界层模型的三维相移掩膜优化方法 |
US8726215B2 (en) * | 2011-08-02 | 2014-05-13 | Synopsys, Inc. | Standard cell placement technique for double patterning technology |
US8516403B2 (en) * | 2011-09-01 | 2013-08-20 | International Business Machines Corporation | Multiple patterning layout decomposition for ease of conflict removal |
US8539396B2 (en) | 2011-12-30 | 2013-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stitch and trim methods for double patterning compliant standard cell design |
US8850379B2 (en) * | 2012-01-18 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of and system for generating optimized semiconductor component layout |
US8713491B2 (en) | 2012-03-29 | 2014-04-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pre-colored methodology of multiple patterning |
US8640075B2 (en) * | 2012-06-01 | 2014-01-28 | International Business Machines Corporation | Early design cycle optimzation |
US20140167815A1 (en) * | 2012-12-18 | 2014-06-19 | Broadcom Corporation | Area reconfigurable cells of a standard cell library |
US8959472B1 (en) * | 2013-09-27 | 2015-02-17 | Arm Limited | Considering compatibility of adjacent boundary regions for standard cells placement and routing |
US10296695B1 (en) | 2014-03-31 | 2019-05-21 | Cadence Design Systems, Inc. | Method, system, and computer program product for implementing track patterns for electronic circuit designs |
US9465907B2 (en) * | 2014-07-25 | 2016-10-11 | Globalfoundries Inc. | Multi-polygon constraint decomposition techniques for use in double patterning applications |
US9436792B2 (en) | 2014-08-22 | 2016-09-06 | Samsung Electronics Co., Ltd. | Method of designing layout of integrated circuit and method of manufacturing integrated circuit |
US9934347B2 (en) | 2014-10-01 | 2018-04-03 | Samsung Electronics Co., Ltd. | Integrated circuit and method of designing layout of integrated circuit |
US9652579B1 (en) | 2015-03-31 | 2017-05-16 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with parallel fills in electronic designs |
US9904756B1 (en) * | 2015-03-31 | 2018-02-27 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with lateral fills in electronic designs |
US9659138B1 (en) | 2015-03-31 | 2017-05-23 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for a bottom-up electronic design implementation flow and track pattern definition for multiple-patterning lithographic techniques |
US10162928B2 (en) | 2015-12-02 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of designing a semiconductor device, system for implementing the method and standard cell |
US9996657B2 (en) * | 2016-07-28 | 2018-06-12 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for generating a multiple patterning lithography compliant integrated circuit layout |
US10223496B2 (en) | 2016-11-21 | 2019-03-05 | International Business Machines Corporation | Triple and quad coloring shape layouts |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5468578A (en) * | 1994-09-26 | 1995-11-21 | Micron Technology, Inc. | Method of making masks for phase shifting lithography to avoid phase conflicts |
JP3537953B2 (ja) * | 1995-03-27 | 2004-06-14 | 株式会社東芝 | 半導体製造用フォトマスク設計方法及びシステム |
US5883813A (en) * | 1997-03-04 | 1999-03-16 | International Business Machines Corporation | Automatic generation of phase shift masks using net coloring |
JP3997757B2 (ja) * | 2001-11-05 | 2007-10-24 | ソニー株式会社 | パターン生成方法 |
US6609245B2 (en) * | 2001-11-29 | 2003-08-19 | International Business Machines Corporation | Priority coloring for VLSI designs |
JP2003168640A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体装置の製造方法 |
US6753115B2 (en) * | 2001-12-20 | 2004-06-22 | Numerical Technologies, Inc. | Facilitating minimum spacing and/or width control optical proximity correction |
US7122281B2 (en) * | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
US6901576B2 (en) * | 2002-11-20 | 2005-05-31 | International Business Machines Corporation | Phase-width balanced alternating phase shift mask design |
-
2004
- 2004-06-28 US US10/710,224 patent/US7378195B2/en not_active Expired - Fee Related
-
2005
- 2005-05-20 CN CN200510071825.3A patent/CN1716090B/zh not_active Expired - Fee Related
- 2005-06-06 TW TW094118639A patent/TWI351625B/zh not_active IP Right Cessation
- 2005-06-24 JP JP2005184783A patent/JP4958092B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-15 US US12/121,371 patent/US7687207B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1716090A (zh) | 2006-01-04 |
US20050287444A1 (en) | 2005-12-29 |
US7687207B2 (en) | 2010-03-30 |
JP2006011447A (ja) | 2006-01-12 |
US7378195B2 (en) | 2008-05-27 |
CN1716090B (zh) | 2010-04-21 |
TW200602921A (en) | 2006-01-16 |
US20080244503A1 (en) | 2008-10-02 |
TWI351625B (en) | 2011-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4958092B2 (ja) | レベンソン型位相シフトマスクにおいて部分的にカラー付けされた設計をカラーリングするためのシステム | |
US6415421B2 (en) | Integrated verification and manufacturability tool | |
US7017141B2 (en) | Integrated verification and manufacturability tool | |
US20230401373A1 (en) | Pin access hybrid cell height design and system | |
US7028285B2 (en) | Standard cell design incorporating phase information | |
US7412676B2 (en) | Integrated OPC verification tool | |
US8327301B2 (en) | Routing method for double patterning design | |
US6832364B2 (en) | Integrated lithographic layout optimization | |
US8601403B2 (en) | Resolution enhancing technology using phase assignment bridges | |
JP4395047B2 (ja) | 相互関係マップの効率的な長距離計算用のデザインへの再ネスティング | |
KR20200008528A (ko) | 돌출 핀 셀 영역을 포함하는 레이아웃 도면을 생성하기 위한 방법 및 이를 기초로 하는 반도체 디바이스 | |
KR20080045067A (ko) | 마스크 패턴 보정 프로그램 및 마스크 패턴 보정 시스템 | |
Sanie et al. | Practical application of full-feature alternating phase-shifting technology for a phase-aware standard-cell design flow | |
TW202011550A (zh) | 半導體裝置製造方法 | |
US20170329886A1 (en) | Generating manufacturable sub-resolution assist feature shapes from a usefulness map | |
Liebmann et al. | Enabling alternating phase shifted mask designs for a full logic gate level | |
JP3378302B2 (ja) | フォトマスク設計方法及び設計装置 | |
JP4393063B2 (ja) | 複合パターンのための位相シフトマスキング | |
US6698008B2 (en) | Row-based placement scoring and legalization measure for books with phase shift mask dependencies | |
CN219303642U (zh) | 半导体装置 | |
Guo | Algorithms for DFM in electronic design automation | |
KR102367632B1 (ko) | 매립 로직 전도체 타입의 상보성 전계 효과 트랜지스터를 갖는 반도체 디바이스, 레이아웃 다이어그램을 생성하는 방법 및 이를 위한 시스템 | |
US20050175906A1 (en) | Method of conflict avoidance in fabrication of gate-shrink alternating phase shifting masks | |
Rieger et al. | TCAD physical verification for reticle enhancement techniques. | |
Jeong et al. | Lithography aware design optimization using ILT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110124 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20110124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120224 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |