TWI351625B - System for coloring a partially colored design in - Google Patents
System for coloring a partially colored design in Download PDFInfo
- Publication number
- TWI351625B TWI351625B TW094118639A TW94118639A TWI351625B TW I351625 B TWI351625 B TW I351625B TW 094118639 A TW094118639 A TW 094118639A TW 94118639 A TW94118639 A TW 94118639A TW I351625 B TWI351625 B TW I351625B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- adjacent
- elements
- shifting
- edge
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
1351625 九、發明說明: 【發明所屬之技術領域】 本發明針對用於積體電路之微影生產的光罩之製 造’及特別地,針對交替相移光罩(altemating phase shifting masks,altPSMs)之製造。 【先前技術】 做為玻璃上鉻(chrome on glass,COG)外之選擇用於 積體電路和其他組件之微影生產中,交替相移光罩已被用 以增加所投影關鍵(有效區[active area])圖型之解析度。如 此增加之解析度容許更小線寬(line widths)曝光於^阻上 及因此蝕刻入或沉積於晶圓基板上。此係藉以下達成:調 節(=anif lating)用於微影製程中能量束(energy beam)之 電場向量相,其能量束係例如可見或紫外光。於相移光 罩中’係藉s周整-光束行經光罩材料之長度來達到此相變 化。藉使光罩凹進(recessing)一適當深度,橫越過光罩較 薄部分之光與橫越過光罩較厚部分之光會是18〇。異相 (outofphase),亦即它們的電場向量大小相等,但恰指向 相反方向,使得這些光束間任何交互作用(interacti〇n)將會 導致完全的抵消(cancellation)。 。、疋義光罩之部分為0。相區域及其他部分為180。相 區域的私序,-般稱做相上色⑽ase CGlaring)。形(shape) 之相區域的其絲何―對冑抑於相上色,只要它們是相 反相I即它們為180。異相。因此,指定一色類似決定任 何二凡特性咖卿),且二相對相或色亦可稱做1或〇, 或正(+)或負㈠。自動相上色之技術說明於Dm等人發明 4IBM05055TW.doc 5 1351625 之美國專利號5,883,813,及Liebmaim等人發明之美國專 利號6,609,245,其揭露内容特此納入作為參考。 交替相移光罩形泛用於邏輯電路設計之光罩中。目 洳’大部分邏輯設計由稱為隨機邏輯巨集(ran(i〇m i〇gic macros ’ RLMs)之合成功能方塊(Synthesized ftjncti〇nal blocks)的一大部分(fracti〇n)所組成。某些晶片,像是應用 特定積體電路(ASICs),可整個從電路設計之一標準元庫 (standard cell library)合成。每一標準元庫中的設計或名冊 (books)可被使用百次或千次於一晶片設計中。每一配置 (placement)中,個別元或名冊之左、右、上和下很可能有 不同鄰居。某些設計方法亦容許名冊於配置時被倒置 (flipped)或鏡像(mirrored),使得相反的相形被反向 (reversed)二這樣的名冊之結合實際上是無限制的。 因為當配置名冊為彼此相鄰時可能違反設計規則,大 部分標準元庫對於在元邊界(b〇undary)内的相形位置、以 及在相鄰元間之相形的共享,有相當保守之規則。相鄰元 間相形之交互作用可導致相上色衝突(c〇1〇ring conflicts)。此外,當一隨機邏輯巨集中元間有相形交互作 用時,因為相形之展開(unrolling),一光罩設計中之交替 相移光罩產生會有資料量與執行時間之顧慮,因而平坦化 從個別元建立之陣列的階層(hierarchy)。實作中,幾乎所 有相形之指定皆結束在階層之頂級。 此問題之一解決方法是禁止相鄰元中相形間之交互 作用,此方法係藉實施一設計規則,其確保所有相形放置 於兀邊界的一距離内,此距離至少為系統之最小的相至相 (phase-to-phase)間隔規則之一半,亦即,相反之相形間的 距離可使得在姻微影製程t,不會發生有t(ddeteri〇us) 4IBM05055TW.doc 6 1351625 的相反的相光之交互作用。而此方法可能對某些標準元庫 有效丄對其他而言’相形間某些交互作用可能無法避免。 交替相移光罩設計的另外的困難發生在一全晶片 (腿chip)之階層式建構(c〇nstmcti〇n) ^靜態隨機存取記憶 體(SRA^)電路部份常以手動(by hand)來最佳化,包含插 入或改變相形。目前沒有方法來自動處理這種組件之邊界 上的相上色。 一 ^此技藝中,當晶片電路設計被組合而形成交替相移
J罩日,’相當需要一方法’用以自動指定與改 的話)相色。 L發明内容】 摞供術之問題與不足,因此本發明之-目的係 替相移光罩之—較佳方法,可解決設計佈局中 心月另T目的係提供針對交替相移光罩之元的一 口^*❹t確保几設計為相符合的⑽ase comPliant)。
件(相社色相入伽咖社色元 ^)。及自動杈正預上色(pre_c〇1〇red)元間任何衝突之方 計被/法,用以在晶片電路設 須的話)相色。成替相移先罩%,自動指定與改變(若必 本發明再—目的係提 上述’而不會導致—交替相移,疋相色,如 分的相衝突。#私先罩政计佈局之先前上色部 4IBM05055TW.doc
7 顯而::還有其他目的和優點’從說明書中可更加顯著且 是韻所的上述與其他目的(其對熟此技藝者 =ΐ:τ移光 ㈡π:及相反於第-相 近第-元之-邊緣移;少 -相二 ------ 形為一兀可上色。此方法接著 Ιΐ。^)第1之—邊緣,使“近第一盥第丄 ;ί 3移形,鄰近,並創造-元陣列,=元陣歹1: 車軸从規則可上色,同時 之邊緣後’相較佳被指j給=:。。於並列苐-與第二元 形,2法ϋ—步包Λ指定相給第—與第二元之相移 二之任何相之差異。若第一與第二 隔,且若這樣的相鄰相移^ 需之一預定最小間 -虛第二元JL 4^1师料互相反相,則此方法反向第 同相。若第中H移形的相,使得相鄰相移形為 4IBM05055TW.doc 1351625 著包含創造 鄰的相移形為ΐ相ί:相此:目二5?觸’且若這樣相 元射之-中的相移形向第-與第二 或,若第一盥筮*使侍相鄰相移形為同相; -預定最/ms—B Μ目_移形沒有彼此接觸,但小於 方法接著二^ 樣的相鄰相移形為互相反相,此 相,使得相鄰相移形為同相。^中的相移形的
移形被決定為間隔小於預定最小間 ί i f於創造第—與第二元之元陣列前,所有第 一凡陣列中的相移形被反向。 3可包含相移形,以投影—靜態隨機存取記憶體陣列 或一邏輯陣列之—影像,且元可形成-線性或-非線ϋ 列。
第一元可包含鄰近元之一邊緣、具第一相之一相移 形,以及鄰近元之一相反邊緣、具第二相之一相移形。 々方法可更包含提供一第三元,包含至少一相移形之一 第一相’以及包含相反於第一相之具—第二相的至少一相 移形為,相移形之至少之一鄰近第一元之一邊緣。此情形 中,方法接著包含沿第一或第二元之—邊緣並列第一元之 二邊緣’使得分別鄰近第三元和第一或第二元邊緣的相移 形彼此鄰近,以及反向第三元和第一或第二元其中之一的 相移升々之相’使得若第三元和第一或第二元中之相鄰相移 升^被決之為間隔小於預定最小間隔且為互相反相,相鄰相 4IBM05055TW.doc 9 1351625 :為同相。此方法接著創造第一、第二和第三元之一元 元中二反:預-舆第二 相反相,第:元^刻姻且為互 鄰相H村更包含合併(merging)第一與第二元中之相 來,包含決定第—與第二元哪個有較多相移 ΐ相被Ίί與第二对賊多树形者,其相移形 另一面向中’本發明提供一程式儲存裝置,可由一琴 ,取二有騎具體化具齡m ^ ^ 述方法步驟,供設計-交替相以= ^厂中又替相移光罩被財投影—積體電路設計之一影 *1豕 f ^方面,本發明提供一製成品(artide 〇f manufacture) ’其包含具電腦可讀取 可用媒體,供實行上射法步驟。 于㈣電知 【實施方式】 說明本發明較佳實施例時,文中將參照圖式之圖一至 十七,其中類似編號代表發明之類似特徵。 本發明容許於一階層式設計之正確可上色 中,選擇性地(optionally)做相設計與相傳輪bhase transmission)的指定(即預上色),舉例而言,在名冊 或小巨集等級(稱做-元(cell)) ’接著在個別元组合之 列,其組合成網,而網進一步結合成網和元組合之陣列。 4 旧 M05055TW.doc 10 1351625 於階層式设计之每一單元中,例如元、一陣列、一網、或 網及/或元組成之陣列中,相形(phase shapes)為二元可上 色(binary colorable)。以另一方式說明,當在一階層式單 元中做相或色之指定,相或色之指定會是正確地二元上 色,以滿足微影、可製造性和其他設計規則,總稱為上色 規則(coloringrules)。本發明之方法執行以元為基礎 (cell-based)或階層式單元為基礎(hierarchical unit_based)< 上色,並將元或其他階層式單元一起放入整個階層式設 計’使用標準佈線(wiring)與配置(placement)工具。此發明 於元或單元等級中使用相符合的出hase c〇mpliant)設計, 具有針對騎式可上色㈣定義柳單元間邊界條件之 月b力。根據本發明,於和其他單元組合期間,一階層式單 元中相之上色可改變(例如被反向(reversed)戋倒置 (flipped)),但一階層式單元之正確二元可上色性被保留, 其間化積體電路佈局之組合。
一較佳實施例於一標準後投片(tape〇m)最佳化工具 内,針對靜態隨機存取記憶體元,實施相同色.方案/、 (Mentical color scheme),其係藉由形成於元間的二所 設(dummy)間隔所形成之間隔中之相連之相形的合併而亚 達成(以下進-步解釋)。若虛設間隔,驗 束^同色(例如-(Γ相形)之二不同網,藉反向^中: 網中的所有姉之相或色,可魏橫跨虛關隔之 (phase transition) ° 夂 圖-所繪之流程圖顯示實施較佳方法 係::交替相移光罩中,上色一部分上色的設計。= :用在-初啟亚未上色之交替相移光罩之上色相形; 來校正(correct)或確認(conflnn)預上色交替相移光罩= 4IBM05055TW.doc 11 之兀上色。當以手動開始最佳化設計單元210或標準元 212時。,兩者皆初始佈局214,其有標示出(designating)〇。 和180 目移區域之已上色相區域。預上色單元元(unit cells)接著被並列與連接,以形成元組成之網us,且相鄰 =之任何相色衝突藉由倒置(即反向卜或其他元之色來 杈正。校正相上色後,元組成之網被並列接觸另一相上色 =組成之網218 ;若網之接觸元間有任何的上色衝突,其 -網周^目^會完全反向。若元組成之網靠近但不接觸另 7間隔大於微影與製造系統中解析度所需之 隔dii1’「並*於相形間無傳輸光交互作用之一間 之網2之一的=,设」形,且藉由完全反向鄰近虛設形 何ΐ上色=,而解決任何衝突。接著,網或相鄰元中任 移區域=iiserents)被上色,以藉查詢〇。或18〇。相 °°二 之相色來維持色邊界條件222。 形。益认哪插心我仁未上色的父替相移光罩之相 .,局被建立“未上色相區域 22? ^二未色佈局接者被上色以維持邊界色條件 相移光t之方法步驟將於後述中藉由—交替 相移=^;二步說明,其中,交替 一晶片電路設計。 中使用之個別元所為之 準元庫。每—元有 a般來自電路没計之一標 對的頂與底邊緣24c、24 緣24a、24b,和相 22C、细,其中22a * 2如含f目移形⑼、22b、 如為〇相區域,穿過其間而傳 叫 BM05055TW.d〇e 1351625 輸的光不會產生相移,而22b與22c為180。相區域,* 過其間而傳輸的光會有一 180。相移。為例示簡單起見牙 0°相區域由一「0」標示’而180。由一「丨」標示。可 使用任何其他相移度數之組合,只要兩相間差異為 180° 。這樣的相移區域可藉任何習知技藝而創造於實際 光罩中,像是藉由在不同相移區域中,變化例如—石英光 罩之厚度至不同等級。一交替相移光罩上這些形之佈局決 定所投影之電路線和其他組件。當光傳輪過元2〇之相移 形,光束間的交互作用與相消的結果,在相反的相移 φ 和1之間創造出線。 元20與20a中,相移區域22a和22b相鄰並沿著元 邊界二文中說明之個別元一般具複數個具相反相之相移區 域於元中,像是元20中的22c、22d’但為例示簡單起見, 内部會被忽略,元僅顯示於邊界相移區域,如元2〇a。傳 統玻璃上鉻(COG)片段亦可用於交替相移光罩設計之内 部° 若來自相同庫名冊的元20和2〇a沿彼此並列,以形 成一第一網,如圖三,元20之相1和元2〇a之相〇間的 接觸會創造一衝突(相鄰邊緣間之間隔小於山)。除非補 救,此不同相之接觸會產生一線於元2〇之22b與元2〇a 之22a之二相移形間,而此處是不希望有線的。要校正邊 界處之一單元的街突,其中一單元(元2〇a)中的已上色形 或相,根據其環境中的邊界條件而被反向或倒置。 要讓此上色規則或功能完成,元可以一引數 (argument)或標示來識別,其指出於元中之相或色可被反 向,而不影響光罩要創造之電路部份,亦即,此元為可倒 置;或者以另一引數或標示,指出元或網中有些限制,使 4 旧 M05055TW.doc 13 1351625 相或色無法被反向,亦即,此元不可倒置。栌攄太旅明, 此可=可倒置引數提供其中之」i置色:本發明, 或色被反向。元2〇之细與元施之孤 的接觸麵,贴被_地設相⑽與 :7°2%之引數設定成指出元為不可倒置,元 Jit丨改變’軸歸地,元2G之械色會反向(假 =ψ ΪΓ疋成指^其為可倒置)。若兩者的引數皆設定
都不可倒置,則兩元之相皆不可反向,而必須 找其他解決方法。 類似地’若元20之22b與元2〇a之瓜的組合邊界 f形不5此接觸,但間隔小於-預定最小間隔山的-距 離,_則八中之一亦會被倒置以達同色。此示於圖五,其中 間隔d分隔相形22a與22b,且叫。預定最小間隔山 係不可解析(notresolvable)之間隔’且視影響相形之尺寸 與間隔的微料統、光罩可製造性、和設計規則而定。選 擇性地,元20之22b與元20a之22a的相形可合併在一 起。
可倒置/不可倒置上色規則或功能容許一階層式上色 方法’其中較低階設計元件,例如標準元庫,可一次上色, 並接著和其顏色一起儲存在一庫,供稍後納入(有或無倒 置)一較大的設計單元。 圖六顯示將另一元加至由元2〇與20a之組合所形成 之網。來自一標準元庫之另一名冊(名冊2)的元3〇被加到 元20a的右邊。因為元2〇a和30之相鄰邊界24b和34a 之間的間隔d,大於最小可解析間隔山,且小於最小無交 互作用間隔屯,則插入一、、虛設"形或線4〇,來實施元 4IBM05055TW.doc 14 1351625 =〇a之邊界相形22b和元3〇a之邊界相形32& μ的一 _s^ransiti〇n),使得它們為互相反相,如圖六所示。 若元30之邊界相形32a預上色為相〇,會適用一色 反向M〇r-reversing)規則或功能,以反向名冊2元中 之色,以及一網中連接到它的任何其他名冊2之元。以此 方式,相形32a會有相或色丨,與元2〇a之相b 0相反。 』巴
因元如與30a之相形32b與32a各別地彼此接觸, 如圖/、所示’為一致地指定其他相色給一網中直接連接元 30的任何元’一色連接規則或功能會指定色〇給相鄰元 30a之邊界相形32a。若相鄰元3〇a與元3〇 於預定最何解制隔dl,此亦會發生。&剛、 若鄰近兀30之下一元間隔一距離di<d<d2,亦產生— 虛設線,频一步的上色規則或功能會指定與元30之相 鄰相形相反之色給下一元中的相鄰相形。此示於圖七,其 二,二插在元30之相形32b(色〇)及元30a之相g 一因元20a之邊界相形22b和元30之邊界相形32a,
及元30之邊界相形32b和元30a之邊界相形32a在交互 作用之距離4内,且被解析(即大於間隔山),藉由經過相 鄰、相反相形的光之交互作用與相消,一無功能或虛設線 會形成在光阻上,其中相鄰、相反相形形成於一完成光罩 上0 然較佳的疋虛設線造成一相變,使得相鄰相形永遠為 互相反相,但這並非必須。在鄰近虛設形之元或網之一的 相鄰邊界相形無法有相反之相時,鄰近虛設形的邊界相 可能為相同之相。 4BM05055TW.doc 15 1351625 别述上色規則可用於程式碼,以實作如文中說明的設 計一交替相移光罩之方法。 圖八描繪一晶片電路設計7〇,其中深色多角 polygonal)組件係、欲由交替相移光罩以微影技術創造。組 件50為一靜態隨機存取記憶體陣列之部分,而組件60 為連^至^•態隨機存取記憶體之一邏輯電路的部分。如圖 =所不i靜態隨機存取記憶體陣列5〇初始並非整合地創 造丄而是1 一較低階元52中所得片段組合而成,其接著 於系列成何連接(geometrical links)中複製,以創造一個 二或次陣列54,其本身與其他類似網一起複製而形 成靜態隨機存取記憶體陣列5〇。類似地,個別邏輯元 62=: 62b、62c 和 62d 組合成邏輯列(rows)64a、64b,其 ,著組合成具咼階電路部66a、、66c的一較高設計單 70 ’即邏輯電路6〇。個別元組合成元組成之網或列,以 及進-步成_,代表電路設計之階層。如絲技術,只 是加相形至圖八與九之料,要創造所需之交替相移光罩 是困難的。 然而,根據本發明,圖八之電路設計的交替相移光罩 由個別元創造’其接著結合成網或次陣列,網接著進一步 結合成最鱗列以投影電路。圖十赌_元仙和其 他兀152b、152c和I52d之組合,以形成一網154a。以 類似方式麵之網154b、154。和154d縣與網15如結 合,以形成交替相移光罩靜態隨機存取記憶體陣列15〇。 兀中相形之不同相或色由影線(hatching)之對角線之方向 顯示,自左上至右下延伸的線為一相,例如〇。或色〇或 ㈠,而自右上至左下延伸的線為相反之相,例如18〇。或 色1或(+)。每一組合之階層等級中,邊界相被比較,決 4IBM05055TW.doc 16 1351625 定是否有任何相鄰元或網之相應該被倒置或反向。 低被柿,*其他相形藉現有階層式元複製之 $複某些情形中’—特定設計或偏好情 形像疋非⑦而岔度電路中,相形最好是固定的,且 由任何進一步的晶片組合指令操縱(mampulated),亦即‘Γ 它們應標示為不可倒置。 顯較#树鮮元德合以軸電路之邏 輯陣列部。在頂列中,個別元162a、祕、職、16=
已以對角線影線指定相形’其分別為創造個別邏輯部 i2a、62b、62c、中組件所需。要在個別元組合時決 ,適當_色指定’只有邊界元之初始㈣要被描緣,如 底下-列中之個別元之邊界的㈩和㈠標示所示。當 兀放置鄰近另-個,並組合成元列164&時,個別元之 形會依需要倒置,以避免佈局衝突,例如元162a和元咖 間的邊界衝突以及元162c和元I62d間的邊界衝突。列 164b中,相鄰元和162c、以及相鄰元16 間有邊界衝突。 _
如上述,要完成此,某些元的相指定可能需倒置, 個別兀中的所有相被反向,使得元中的相關相.指定被維 持’同時絕對相(absolutephase)被調整以達成邊界條件。 如圖十二所示,要解決列164a中之衝突,元相彤 ,倒置,使得元162b之左邊界對元162a之右邊界色7 呈現色㈠。元162b則亦於其右邊界呈現色(_;^以類似方 式,兀162c之相形需要倒置,使得它在其左邊界、鄰 元162b處呈現色(_),以及在其右邊界、鄰近元l62d處。 現色(+)。要解決列164b中的衝突,圖十二顯示元162d 中之相形倒置,以對相鄰元162c呈現類似色,而接著 4IBM05055TW.doc 1351625 發70 162b中相形之倒置。類似地,在列164b之另一端, 元162a t的相形倒置以匹配元丨必。 圖十二顯不鄰近靜態隨機存取記憶體單元陣列15〇 之組合列_、祕_邊界。如圖十三獅,在列祕 之左邊界相和靜態隨機#取記憶體單元陣列⑼ 邊界相之間有衝突。 .圖十四顯示此衝突的解決,其中列164b之所有相來 + 以改憂左邊界為相或色(+)。圖十四亦顯示邏輯 列164a _已倒置、校正之個別元的相形色,如圖十二= 討論。 在低階設計單元(像是靜態隨機存取記憶體單元 和邏輯列)組合後,圖十五顯示元166a、166b、16&之相 形色的指定,以分別產生較高階電路部66a、66b、66 ,巧不),使得無相衝突存在。最後,圖十六描繪靜離 Ik機存取記憶體和邏輯電馳件之完成的相獅,其具^ 覆(overlap元166a、b和c,且所有衝突都解決了。、 >文中所說明方法可用於暗視野(dark-field)光罩設 計’其中元件形得、由光罩上透明區域所定義,也可用於一 明二野光罩設計中,其中元件之背景係由光 上透明區域所定義。 本發明之用以設計-交替相移光軍的方法,可由一電 S式或軟體實作,其中此電腦程式或軟體係含有上述程 ^驟和齡或是含有傳統程柄式,並儲存在—電子設 计自動化(electronic design aut〇mati〇n(EDA))工且或是盆 他傳統程式儲存裝置上。如圖十七所示,程式碼以及任何 所需之輸人資訊,可在電子設計自動化工具或電腦8〇中 儲存於一程式儲存裝置82上,像是一半導體晶片、一唯 4IBM05055TW.doc 18 1351625 媒體(像是一磁片或電腦硬碟),或光學媒 84,二上^^^⑽释電腦系統⑻有一微處理器 二心迷方式讀取和執行裝置82情儲存程式石馬。 替相ίΙίϊΐϊ例而設計相移區段之佈局後,接著,交 替相移先罩可由傳統、習知方法製造。 來確由錢鄉光罩之元的設計者使用, μ 為相符合的⑼^北⑺111151^1^,而使得庫元 組合使用。以此方式,設“ 梦於腊合—特定触實施例制地說明,铁而 很明顯的有許多替代選擇、修改和變^ :任以ίί:易見。因此預期所附申請專利範圍會包 實範嘴與精射。 、魏為在本發明之真 因此’已說明本發明,專利申請範圍如下述。 【圖式簡單說明】 本發明的特徵係具新穎性,本 所附申請翻關詳細提性將於 繪製。然而,對結構與運作方法而非照比例 卜、。=所_式之抽說明而有最佳了解,U乂 圖係一流程圖,例示—办兹4。# Ϊ 分上色設計之健方法墙目移光罩中,上色—部
斜平面圖’緣示來自電路設計之-才H 圖三係—平面圖,繪示 =相移形; 一網’其顯示相鄰邊界處的相衝突;、〜,以形成—第 4IBM05055TW.doc 19 丄乃1625 圖四係一平面圖,繪示圖三之衝突的解決,其係藉由 倒置其中一元之相; q 圖五係一平面圖,緣示圖二中元的結合,以形成— 一網,在元邊界之間具有間隔; 圖六係一平面圖,繪示圖四之元網(cell net),被加上 另一網,且在二網間創造“虛設(dummy)線”; 圖七係一平面圖,繪示加在圖四之元網的另_ 1 在第一和第二網之間以及在第二網中創造虛設線;、,/、 ▲圖八係-平面圖’根據本發明而纟會示—晶 計,其係用來例示交替相移光罩之設計; 队 _圖九係一平面圖’1會示製作圖八之電路設計所需靜離、 思機存取記憶體陣列和邏輯電路之個別片段; ^ _ Ϊ十係一平面圖’纷示用來製作圖八電路設計之靜能 心機存取記憶體陣列的組合交替相移光罩元; 靜心 輯列,十:圖,繪示用來製作圖八電路設計之邏 ^ 始組合㈣相移光罩元,其元具衝突的相邊界^ 以於面圖,緣示某些被倒置之元的相,其用 又“-相移光罩邏輯列元之衝突邊界條件; 佈局和靜圖十二邏輯列之交替相移光罩 件; 心奴機存取記憶體元陣列結合的邊界條 元陣靜態隨機存取記憶體 圖十五係父:父替相移光罩; 邏輯,部之電路設計的較高階 θ系平面圖’為根據本發明製作之圖八的晶片 4 旧 M05055TW.doc 20 1351625 電路設計的已完歧_移鮮佈局;以及 射七係—示意圖’根據本發明繪示一電子設計自動 工具或含有程式碼於一程式儲存裝置的電腦,用 以在一交替相移光罩中,執行上色一部分上色設計之方
【主要元件符號說明】 20, 20a 元 24a,24b,24c,24d 邊緣 32a,32b 相形 40, 40a虛設形 22a,22b, 22c, 22d 相移形 30, 30a 元 34a,34b 邊界 54二維網或次陣列 62a,62b,62c,62d 邏輯元 66a,66b,66c高階電路部 80電腦 84微處理器 150交替相移光罩靜態隨機存取記憶體陣列
50靜態隨機存取記憶體陣列之部分 52元 60邏輯電路之部分 64a,64b邏輯列 70晶片電路設計 82程式儲存裝置 152a, 152b,152c,152d 元 154a,154b,154c, 154d 網 162a, 162b,162c, 162d 元 164a, 164b 列 166a, 166b, 166c 元 4IBM05055TW.doc 21
Claims (1)
1351625 * · 案號:94118639 100年6月22日修正-替換頁 十、申請專利範圍: 種 °又s十一父替相移光罩(alternating phase shifting mask)的 方法,該交替相移光罩供投影一積體電路設計之一影像,該方 . 法包含: ^ ^供上色(coloring)規則’供指定(assigning)相(phases)給一 父替相移光罩之相移形(phase shifting shapes); /提供一第一元(cell),其包含至少可指定一第一相之一相 移形,以及包含相反於該第一相之可指定一第二相之至少一相 ,开乂 ’ °亥相移形之至少之一鄰近(adjacent to)該第一元之一邊緣 _ (edge) ’其巾該第-元中所有相移形係根獅上色規則為二元 (binary)可上色; &供一第二元,其包含至少可指定一第一相之一相移形, 以及包含相反於該第一相之可指定一第二相之至少一相移 形,該相移形之至少之一鄰近該第二元之一邊緣,其中該第二 元中所有相移形係根據該上色規則為二元可上色; 石5亥第二元之一邊緣並列(juxtaposing)該第一元之一邊 緣,使得分別鄰近該第一與第二元邊緣之該相移形彼此鄰近; 以及 φ λ 創造—元陣列(cell array),包含該第一與第二元排列使得 該陣列根據該上色規則可上色,同時維持(preserving)該第一與 第二元之二元可上色性。 、 2. 如請求項1所述之方法,其中於並列該第一與第二元之邊 . 緣後,該相指定給該第一與第二元之相移形。 3. 如請求項1所述之方法,更包含: 指定相給該第一與第二元之相移形; 4IBM05055TW.doc 22 1351625 於/σ該弟一元之邊緣並歹彳兮楚—_ 與第= :決定該第— 之:= 相這㈣ (opposite phase),則反向(reve 的相移形為互相反相 相移=之相,使得相鄰的相移形為^相厂弟二兀其中之一的 若該第一與第二元中相鄰 隔’但小於-間隔,藉此該間^預定最小間 light)之交互作用(interacti〇n) ^ 傳輸光(transmitted 移形間;以及 —虛設(dun血y)間隔於該相 創造具該第-與第二元之元陣列。 4. 如請求項3所述之方法,t中 相移形彼此接觸,且若這樣的相鄰的相為相鄰的 為同相;或,若該第-^移开 =目’使得該相㈣相移形 觸,但小於-預定最小間;^===移形沒有彼此接 反相,反向該第-與第二元射之3==彳目移形為互相 鄰的相移形為同相。 相移形之相,使得該相 5. 如請求項3所述之方法,其中該第—灿含 之-端7L(end cell),該第-元陣列具有 : 個相移形’其中該第-與第二元中相鄰的形 第二元之元_前,_第1_/_^^向一與 4 旧 M05055TW.doc 23 3所述之方法’其中該第包含鄰近-邊緣、 nu。相移形,以及鄰近該元之-相反邊緣、具該第 7.如ί求:員!所述之方法,更包含: 含相’其包含至少—第—相之—相移形,以及包 至少,;近該的至少-相移形’該相移形之 緣,^第二元其中之一邊緣並列該第一元之一邊 ΐ近li 第三灿第—或第二元邊緣的相移形彼此 得若第二巧中之-的相移形之相,使 ϋ於_魏小間隔且為互相反相時,該相_相移形為同 創造具該第-、第二和第三元之一元陣列。 所述之方法’其中該第―、第二和第三元形成 9- ΐχ=。所述之方法’其中該第-、第二和第三元形成 4IBM05055TW.doc 24 1351625 案號:94118639 ⑽年Μ 22日修正.替換頁 一月求項3所ϋ之方法’更包含合併(merging)該第一奧 一凡中之相鄰的相移形。 “ ί包含決定該第一與第二元哪個 者,其該相移形之滅=第—_元愉多該相移形 Ϊ·相3所述之方法,其巾該第—與第二元其中之-包 t4積·峨罩供投影 形,個相移 :相5=及包含相反於該第-相之該二二、;m 相反於該第-相之該第二相移形以及具 之一鄰近該第二元之一邊緣; 相移形,该相移形之至少 〉'σ °亥第一元之一邊緣並列該第一 -近該與第二元雜之_移形輕,使得分別鄰 決定該第一與第二元令相鄰 ΐ定該第-與第二元中相鄰的相任何間隔; 右该第—與第二元t相鄰的相移之相之任何差異; 之-預定最雜,且細_‘=== 4IBM0505STW.doc 25 1351625 與第二元其中之一的相移形之相,使得相鄰的相移 若該第一與第二元中相鄰 隔,但小於-間隔,藉此該間隔相預^疋取小間 插入-虛設間隔於該相移形間;^s,,·、傳輸光之父互作用’ 列。為-交替相移光罩創造具該第—與第二元其中之一元陣 相鄰的 與第二柳“= 16.如請求項14所述之方法,其中該第—元包 二相移形’以及鄰近該元之—相反邊緣、具該第 5反j: j: f ? -元中之相移形避免 =於該預疋取小間隔且為互相反相,該第二元中之相移形被 元哪 所述之方法,更包含蚊該第-盘第 =有七夕相’形,以及雌該第一與第 者’其該相_之相被反向。移形 19. 種程式儲存裝置,可由一器械讀取,有形地_喻 4 旧 M05055TW.doc: 26 案號:94118639 100年6月22日修正-替換頁 Ji^r^body)具指令之-程式,該指令可由該器械執行以實行 ★田供設計一交替相移光罩之一佈局,該交替相移光罩 Ϊ用來投影—積體電路設計之—影像,該佈局具-第-元,該 二Ϊ包f至少可指定為—第一相之一相移形,以及包含相反 .目之可私疋一第二相之至少一相移形,該相移形之至 >'之-鄰近該第二元之-邊緣’該佈局更具一第二元包含至少 第-相之-相移形’以及包含相反於該第一相之可指 疋-第一相之至少—相移形,軸移形之至少之―鄰近該第一 元之一邊緣,該方法步驟包含: 贫^上色規則’供指定相給一交替相移光罩之相移形,該 第一,、第二疋中之相移形係根據該上色規則為二元可上色 (binary colorable); 該元之一邊緣並列該第—元之一邊緣,使得分別鄰 近違第-與第二7〇邊緣之該相移形彼此鄰近;以及 巧-元陣列’該元陣列包含該第一與第二元排列使得該 陣列根據該上色賴可上色,同時特該第—與第二元之二元 可上色性。 如凊求g 19所述之程式储存裂置,其中該方法步驟更包 s於並列該第-與第二元之邊緣後,指定該相給該第—與第二 兀之相移形。 如晴求項19所述之程式儲縣置,其中該方法步驟更包 含: 指疋相給該第一與第二元之相移形. 於沿該第二元之邊賴_第—元之邊緣後,決定該第一 與第二元中相鄰的相移形間之任何間隔; 4 旧 M05055TW.doc 27 若該第-與第形間之相之任何差異; 之—預定最小間隔,且若這揭 移形小於系統解析度所需 反向該第一與第二元其中二沾目邠的相移形為互相反相,則 形為同相; 目矛夕开》之相,使得相鄰的相移 隔’但小於-間隔第的相移形大於該預定最小間 插入-虛設間隔於該相移形間無傳輸光之交互作用, 創造具該第-與第二元之元陣列。 第-元陣列之-端斤元有其中該第-元包含- 隔小於該預定最小間隔且為被決定為間 與第二元之元陣列前,所中於創造具該第- μ弟凡陣列中的相移形被反向。 ^如請求項21所述之程式 近—邊緣、具該第一相之一相敕# 1 ^中該弟一兀包含鄰 緣、具該第二相之-相移形相移形,以及鄰近該元之一相反邊 如請求項21所述之程式 移形避免被反向,且其中若★玄第:、:違—兀中之相 決定為間隔小於該預定最小間^^中相鄰的相移形被 相移形被反向。 ]^且為互相反相,該第二元中之 25.如請求項21所述之程式儲 併該第一與第二元中之相鄰的相^ 中4方法更包含合 4IBM05055TW.doc 28 案號:94118639 1〇〇年6月22日修正-替換頁 定該Hi21所述之程式儲存裝置,其中該方法更包含決 二?1 二:哪個有較多相移形,以及針對該第-與第二 中具較夕該相移形者,其該相移形之相被反向。 27. —種電腦可用媒體^〇呵加打_邯北16爪以丨如^),且 =式碼手段實施於其+,供設計—交替相移光罩之一佈局, =替相移林被用來郷—積體電路設計之—影像,該佈局 八一第一元包含至少可指定一第一相之一相移形,以及包含相 反於該第一相之可指定一第二相之至少一相移形,該相移形之 至少之一鄰近該第一元之一邊緣,該佈局更具一第二元包含至 少可指定一第一相之一相移形,以及包含相反於該第一相之可 指定一第二相之至少一相移形,該相移形之至少之一鄰近該第 二元之一邊緣,包含: 電腦可讀取程式碼手段,用以提供上色規則,該上色規則 供指定相給一交替相移光罩之相移形,該第一與第二元中之相 移形係根據該上色規則為二元可上色(binary colorable); 電腦可讀取程式碼手段’供沿該第二元之一邊緣並列該第 一元之一邊緣,使得分別鄰近該第一與第二元邊緣之該相移形 彼此鄰近;以及 電腦可讀取程式碼手段,供創造一元陣列’該元陣列包含 該第一與第二元排列使得該陣列根據該上色規則可上色,同時 維持該第一與第二元之二元可上色性。 28. 如請求項27所述之電腦可用媒體’更包含電腦可讀取程 式碼手段(computer readable program code means) ’ 用以於並列 該第一與第二元之邊緣後,指定該相給具該第一與第二元之相 29 4IBM05055TW.doc 案號:94118639 移形。 1〇〇年6月22曰修正-替換頁 29.如請求項27所述之電腦可用媒體,更包人 相移I腦可讀取程式碼手段,供指找給具該i 一與第二元之 相移媽手段’供決定該第-與第二元中相鄰的 相移段’供決定該第-與第二元中相鄰的 電腦可讀取程式碼手段,若該第第 需之i定最小間隔,;若=== ,形為互相反相’供反向該第—與第二S其中之—的相移形 之相,使得相鄰的相移形為同相; 开可=程式碼手段,若該第-與第二財相鄰的相移 ‘心該預之最小間隔,但小於一間隔,藉此該間隔相形間無 =輸光之交互個’供插人—虛設(dummy)間隔於該相移形 間;以及 電腦可讀取程式碼手段,供創造具該第—與第二元之元陣 列。 30. 如請求項29所述之電腦可用媒體,其中該第一元包含鄰 近一邊緣、具該第一相之一相移形,以及鄰近該元之一相反邊 緣、具該第二相之一相移形。 31. 如請求項29所述之電腦可用媒體,其中該第一元中之相 移形避免被反向’且其中若該第一與第二元中相鄰的相移形被 決定為間隔小於該預定最小間隔且為互相反相,該第二元中之 4IBM05055TW.doc 30 ^51625 相移形被反向。 H請求項29所述之電腦可用媒11,更包t日^7。 式碼手段,供合併該第一與第二元中之相鄰的相移开/ 式^定可用媒體,更包含電腦可讀取程
腦可讀取程式碼手段,用以針c有較多相移形,以及電 相移形者,反向該相移形之相Γ弟—與第二元中之具較多議
4 旧 M05055TW.doc 31
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/710,224 US7378195B2 (en) | 2004-06-28 | 2004-06-28 | System for coloring a partially colored design in an alternating phase shift mask |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200602921A TW200602921A (en) | 2006-01-16 |
TWI351625B true TWI351625B (en) | 2011-11-01 |
Family
ID=35506219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094118639A TWI351625B (en) | 2004-06-28 | 2005-06-06 | System for coloring a partially colored design in |
Country Status (4)
Country | Link |
---|---|
US (2) | US7378195B2 (zh) |
JP (1) | JP4958092B2 (zh) |
CN (1) | CN1716090B (zh) |
TW (1) | TWI351625B (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7470489B2 (en) * | 2004-08-18 | 2008-12-30 | International Business Machines Corporation | Method for designing alternating phase shift masks |
US7784015B2 (en) * | 2005-07-05 | 2010-08-24 | Texas Instruments Incorporated | Method for generating a mask layout and constructing an integrated circuit |
US20080028359A1 (en) * | 2006-07-31 | 2008-01-31 | Stefan Blawid | Termination structure, a mask for manufacturing a termination structure, a lithographic process and a semiconductor device with a termination structure |
US7650587B2 (en) * | 2006-11-30 | 2010-01-19 | International Business Machines Corporation | Local coloring for hierarchical OPC |
JP4779003B2 (ja) * | 2007-11-13 | 2011-09-21 | エーエスエムエル ネザーランズ ビー.ブイ. | フルチップ設計のパターン分解を行うための方法 |
US8255837B2 (en) * | 2009-02-03 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for cell boundary isolation in double patterning design |
US8631379B2 (en) * | 2010-02-09 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decomposing integrated circuit layout |
US8584052B2 (en) * | 2010-12-22 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell layout for multiple patterning technology |
CN102183874B (zh) * | 2011-05-06 | 2013-03-27 | 北京理工大学 | 一种基于边界层模型的三维相移掩膜优化方法 |
US8726215B2 (en) * | 2011-08-02 | 2014-05-13 | Synopsys, Inc. | Standard cell placement technique for double patterning technology |
US8516403B2 (en) * | 2011-09-01 | 2013-08-20 | International Business Machines Corporation | Multiple patterning layout decomposition for ease of conflict removal |
US8539396B2 (en) * | 2011-12-30 | 2013-09-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stitch and trim methods for double patterning compliant standard cell design |
US8850379B2 (en) * | 2012-01-18 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of and system for generating optimized semiconductor component layout |
US8713491B2 (en) | 2012-03-29 | 2014-04-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pre-colored methodology of multiple patterning |
US8640075B2 (en) * | 2012-06-01 | 2014-01-28 | International Business Machines Corporation | Early design cycle optimzation |
US20140167815A1 (en) * | 2012-12-18 | 2014-06-19 | Broadcom Corporation | Area reconfigurable cells of a standard cell library |
US8959472B1 (en) * | 2013-09-27 | 2015-02-17 | Arm Limited | Considering compatibility of adjacent boundary regions for standard cells placement and routing |
US10296695B1 (en) | 2014-03-31 | 2019-05-21 | Cadence Design Systems, Inc. | Method, system, and computer program product for implementing track patterns for electronic circuit designs |
US9465907B2 (en) * | 2014-07-25 | 2016-10-11 | Globalfoundries Inc. | Multi-polygon constraint decomposition techniques for use in double patterning applications |
US9436792B2 (en) | 2014-08-22 | 2016-09-06 | Samsung Electronics Co., Ltd. | Method of designing layout of integrated circuit and method of manufacturing integrated circuit |
US9934347B2 (en) | 2014-10-01 | 2018-04-03 | Samsung Electronics Co., Ltd. | Integrated circuit and method of designing layout of integrated circuit |
US9904756B1 (en) * | 2015-03-31 | 2018-02-27 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with lateral fills in electronic designs |
US9659138B1 (en) | 2015-03-31 | 2017-05-23 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for a bottom-up electronic design implementation flow and track pattern definition for multiple-patterning lithographic techniques |
US9652579B1 (en) | 2015-03-31 | 2017-05-16 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with parallel fills in electronic designs |
US10162928B2 (en) * | 2015-12-02 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of designing a semiconductor device, system for implementing the method and standard cell |
US9996657B2 (en) * | 2016-07-28 | 2018-06-12 | Taiwan Semiconductor Manufacturing Company Limited | Systems and methods for generating a multiple patterning lithography compliant integrated circuit layout |
US10223496B2 (en) | 2016-11-21 | 2019-03-05 | International Business Machines Corporation | Triple and quad coloring shape layouts |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5468578A (en) * | 1994-09-26 | 1995-11-21 | Micron Technology, Inc. | Method of making masks for phase shifting lithography to avoid phase conflicts |
JP3537953B2 (ja) * | 1995-03-27 | 2004-06-14 | 株式会社東芝 | 半導体製造用フォトマスク設計方法及びシステム |
US5883813A (en) | 1997-03-04 | 1999-03-16 | International Business Machines Corporation | Automatic generation of phase shift masks using net coloring |
JP3997757B2 (ja) * | 2001-11-05 | 2007-10-24 | ソニー株式会社 | パターン生成方法 |
US6609245B2 (en) | 2001-11-29 | 2003-08-19 | International Business Machines Corporation | Priority coloring for VLSI designs |
JP2003168640A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体装置の製造方法 |
US6753115B2 (en) * | 2001-12-20 | 2004-06-22 | Numerical Technologies, Inc. | Facilitating minimum spacing and/or width control optical proximity correction |
US7122281B2 (en) * | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
US6901576B2 (en) * | 2002-11-20 | 2005-05-31 | International Business Machines Corporation | Phase-width balanced alternating phase shift mask design |
-
2004
- 2004-06-28 US US10/710,224 patent/US7378195B2/en not_active Expired - Fee Related
-
2005
- 2005-05-20 CN CN200510071825.3A patent/CN1716090B/zh not_active Expired - Fee Related
- 2005-06-06 TW TW094118639A patent/TWI351625B/zh not_active IP Right Cessation
- 2005-06-24 JP JP2005184783A patent/JP4958092B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-15 US US12/121,371 patent/US7687207B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1716090B (zh) | 2010-04-21 |
US20080244503A1 (en) | 2008-10-02 |
JP2006011447A (ja) | 2006-01-12 |
JP4958092B2 (ja) | 2012-06-20 |
US20050287444A1 (en) | 2005-12-29 |
CN1716090A (zh) | 2006-01-04 |
US7378195B2 (en) | 2008-05-27 |
TW200602921A (en) | 2006-01-16 |
US7687207B2 (en) | 2010-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI351625B (en) | System for coloring a partially colored design in | |
US8601403B2 (en) | Resolution enhancing technology using phase assignment bridges | |
US6681379B2 (en) | Phase shifting design and layout for static random access memory | |
US8327301B2 (en) | Routing method for double patterning design | |
US7028285B2 (en) | Standard cell design incorporating phase information | |
US6503666B1 (en) | Phase shift masking for complex patterns | |
KR20180061058A (ko) | 셀 구조물들 및 이를 갖는 반도체 디바이스들 | |
JP2006011447A5 (zh) | ||
KR102361275B1 (ko) | 메모리 회로 및 그 제조 방법 | |
KR20200002010A (ko) | 홀수 개 핀 높이 셀 영역, 그것을 구비한 반도체 디바이스, 및 그것에 대응하는 레이아웃 다이어그램을 생성하는 방법 | |
TW202001638A (zh) | 產生佈局圖之方法 | |
US20230376669A1 (en) | Puf cell array, system and method of manufacturing same | |
Sanie et al. | Practical application of full-feature alternating phase-shifting technology for a phase-aware standard-cell design flow | |
KR102357525B1 (ko) | 안티-퓨즈 셀을 포함하는 반도체 디바이스 | |
JP2003215779A (ja) | 交互式位相シフトマスク | |
JP2006135334A (ja) | 非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法 | |
KR102358292B1 (ko) | 집적회로 레이아웃, 방법, 구조물 및 시스템 | |
US6698008B2 (en) | Row-based placement scoring and legalization measure for books with phase shift mask dependencies | |
US11805636B2 (en) | Memory device | |
KR100589851B1 (ko) | 다마신 공정에서의 패턴 향상 방법 | |
TW202343546A (zh) | 半導體裝置及其提供系統以及放置虛設單元的方法 | |
Shim et al. | Post-Placement Optimization for MP-DSAL Compliant Layout | |
TW202310072A (zh) | 積體電路 | |
Hudson | Modeling and final routing for hierarchical rectilinear macrocell integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |