JPH0287659A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0287659A JPH0287659A JP24145988A JP24145988A JPH0287659A JP H0287659 A JPH0287659 A JP H0287659A JP 24145988 A JP24145988 A JP 24145988A JP 24145988 A JP24145988 A JP 24145988A JP H0287659 A JPH0287659 A JP H0287659A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- mark
- semiconductor device
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000012790 confirmation Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 238000006073 displacement reaction Methods 0.000 abstract description 3
- 239000011347 resin Substances 0.000 abstract 2
- 229920005989 resin Polymers 0.000 abstract 2
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特にICチップのマウン
ト位置の確認機構を有する半導体装置に関する。
ト位置の確認機構を有する半導体装置に関する。
従来、リードフレームのアイランド上にIC千ンブをマ
ウントするチップマウント工程において、ICチップの
マウント位置のずれは、目視により検査を行なっていた
。
ウントするチップマウント工程において、ICチップの
マウント位置のずれは、目視により検査を行なっていた
。
上述した従来の半導体装置では、ICチップがマウンI
・された状態で、マウント位置のずれ量を定量的に確認
することができず、不良の判定は、目視によって感覚的
に判断しており、検査者によって不良の判定基準がばら
ついてしまう。このため、ワイヤー形状の制御が困難に
なり、形状不良によるワイヤーとチップのエツジタッチ
等の信頼性の低下につながるという欠点があった。
・された状態で、マウント位置のずれ量を定量的に確認
することができず、不良の判定は、目視によって感覚的
に判断しており、検査者によって不良の判定基準がばら
ついてしまう。このため、ワイヤー形状の制御が困難に
なり、形状不良によるワイヤーとチップのエツジタッチ
等の信頼性の低下につながるという欠点があった。
本発明の目的は、ICチップのマウント位置のずれ量を
定量的に確認することができる半導体装置を提供するこ
とにある。
定量的に確認することができる半導体装置を提供するこ
とにある。
本発明の半導体装置は、リードフレームのアイランド外
周又はICチップ外周に複数のICチップマウント位置
確認用マークを有して構成される。
周又はICチップ外周に複数のICチップマウント位置
確認用マークを有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第1の実施例を示す平面図である。第
1図に示すように、外周にICチップマウント位置確認
用マーク3aを設けた樹脂封止用ICのリードフレーム
のアイランド1上に、ICチップ2をマウントする。こ
の時、マーク3aにより、マウント位置のずれ量を定量
的に測定することが可能となる。
1図に示すように、外周にICチップマウント位置確認
用マーク3aを設けた樹脂封止用ICのリードフレーム
のアイランド1上に、ICチップ2をマウントする。こ
の時、マーク3aにより、マウント位置のずれ量を定量
的に測定することが可能となる。
第2図は本発明の第2の実施例を示す平面図である。第
2図に示すように、樹脂封止用ICのリードフレームの
アイランド1上にICチップをモウントする際、アイラ
ンド1の4辺の中心を通るマーク3aとICチップ2の
外周の4辺の中心を通るマーク3bとを用いて位置合わ
せを行なう。
2図に示すように、樹脂封止用ICのリードフレームの
アイランド1上にICチップをモウントする際、アイラ
ンド1の4辺の中心を通るマーク3aとICチップ2の
外周の4辺の中心を通るマーク3bとを用いて位置合わ
せを行なう。
本実施例では、リードフレームとICチップの両方に位
置合わせ用のマークを有しているため、リードフレーム
とICチップの位置精度がより上がるという効果がある
。
置合わせ用のマークを有しているため、リードフレーム
とICチップの位置精度がより上がるという効果がある
。
以上説明したように、本発明は、樹脂封止用ICのリー
ドフレーム又はICチップとリードフレーム両方に位置
精度を確認するためのマークを設けることにより、チッ
プマウント工程におけるマウントされたICチップの位
置精度の検査を定量的に行なうことができ、検査者によ
る不良判定のばらつきを抑えることができる。更に、マ
ウント位置ズレによるワイヤー形状不良が減少でき、信
頼性が向上する効果がある。
ドフレーム又はICチップとリードフレーム両方に位置
精度を確認するためのマークを設けることにより、チッ
プマウント工程におけるマウントされたICチップの位
置精度の検査を定量的に行なうことができ、検査者によ
る不良判定のばらつきを抑えることができる。更に、マ
ウント位置ズレによるワイヤー形状不良が減少でき、信
頼性が向上する効果がある。
第1図は本発明の第1の実施例を示す平面図、第2図は
本発明の第2の実施例を示す平面図である。 1・・・・・・アイランド、2・・・・・・ICチップ
、3a。 3b・・・・・・マーク、4・・・・・リードフレーム
。
本発明の第2の実施例を示す平面図である。 1・・・・・・アイランド、2・・・・・・ICチップ
、3a。 3b・・・・・・マーク、4・・・・・リードフレーム
。
Claims (1)
- リードフレームのアイランド外周又はICチップ外周に
複数のICチップマウント位置確認用マークを有するこ
とを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24145988A JPH0287659A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24145988A JPH0287659A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0287659A true JPH0287659A (ja) | 1990-03-28 |
Family
ID=17074630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24145988A Pending JPH0287659A (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0287659A (ja) |
-
1988
- 1988-09-26 JP JP24145988A patent/JPH0287659A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6362245A (ja) | ウエハプロ−バ | |
JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
JP2010021485A (ja) | 半導体装置の製造方法 | |
JPH0287659A (ja) | 半導体装置 | |
JPH04199651A (ja) | 半導体装置およびその製造方法 | |
JP2002009105A (ja) | パターンの認識方法及びこのためのクランプ | |
US6867507B2 (en) | Lead frame | |
JPH0441495B2 (ja) | ||
US6116493A (en) | Flip-chip bonding parts, flip-chip bonding confirmation parts and a flip-chip bonding method | |
JPH065690B2 (ja) | 半導体ウエハプローブ方法 | |
JPH03104252A (ja) | テープキャリアの製造方法 | |
KR100460047B1 (ko) | 반도체패키지의 본딩검사방법 | |
KR0129923Y1 (ko) | 웨이퍼검사용 프로브카드 | |
JPH05102276A (ja) | 半導体装置 | |
JPH06291241A (ja) | 半導体装置 | |
JP3274507B2 (ja) | パッケージの製造方法 | |
JPS6222448A (ja) | Icの形成されたウエ−ハ | |
JPH075227A (ja) | テープキャリアパッケージ | |
JPH0964127A (ja) | ウェーハプロービングマシン | |
KR200176965Y1 (ko) | 포토마스크의 이중 버어니어 | |
KR940010645B1 (ko) | 방사형 정합패턴 | |
JPS61270841A (ja) | 半導体ウエハの検査装置 | |
JPS5980939A (ja) | 全自動ワイヤリング装置 | |
JPH03261156A (ja) | 半導体装置 | |
JPH1050777A (ja) | 半導体装置およびその製造方法 |