JPH0278068A - 磁気記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回転ヘッド方式ディジタルオーディオテープ
レコーダ（以下ＤＡＴと称す）に係り、特に選曲などの
高速ランダムアクセス時に忠実なデータ再生を可能とす
るデータストロープ回路に関する。

〔従来の技術〕

ＣＤ（コンパクトディスクプレーヤ）に代表されるよう
にオーディオのディジタル化は急速に進展し、テープレ
コーダでも回転ヘッド型のＤＡＴレコーダが商品化され
始めた。

回転ヘッド方式のＤＡＴにおいて、通常再生速度の数十
〜数百倍の述度で高速ランダム選曲（曲の頭出し）を行
なうためには、トラックの中に記録された曲の開始を示
す信号や、時間表示をするための信号２曲番情報信号な
ど音楽ＰＣＭ信号と同じ記録密度で記録されている制御
用信号を高速度テープ走行時に正確に読み取る必要があ
る。

ところで、通常記録再生時と異なる速度でテープを高速
走行させると、ヘッドの走査軌跡はテープに記録された
信号トラックｔａ数横断するものとなり、シリンダ回転
数が一定であるとするとヘッドとテープの相対速度は変
化してしまう。

一方、ＤＡＴでは、ヘッドより再生された信号からディ
ジタル信号を再生する回路としてデータ打ち抜き（デー
タストロープ）回路を用いるが、通常この回路の人力の
伝送レートはテープ走行系の速度偏差、ジッタに対する
余裕が十数パーセント程度であり、テープの高速走行に
よって、ヘッドとの相対速度が変化し、人力信号の伝送
レートが十数パーセントの範囲を逸脱するとデータ再生
が不能、つまりランダムアクセスが田来ないという不都
合がある。

このため、ＤＡＴではテープの高速走行時にはシリンダ
回転数は通常記録再生時と同一には出来ず、ヘッドとテ
ープの相対速度が常に一定となるよう、或いはデータス
トロープ回路の許容ジッタ内に入るようテープの走行速
度に応じて追従制御することが不可欠である。

しかしながら、テープ速度に応じてヘッドとの相対速度
が一定となるようシリンダ回転数を制御しても、ヘッド
の軌跡が記録トラックのアジマス角に対してずれを生じ
るためヘッドの再生信号周波数に変動を起たすという問
題がある。

なお、この種の装置として関連するものには、例えばテ
ープの高速走行制御では特−昭５７−１２４４８号およ
び特開昭５４−１５６５０６号がある。

〔発明が解決しようとする課題〕

上記のように、従来はテープ高速走行時にヘッドとの相
対速度が一定となるようシリンダ回転数全制御しても、
ヘッド軌跡が記録トラックのアジマス角に対してずれを
生じるためヘッドの再生周波数、すなわちデータストロ
ープ回路の人力の伝送レートにずれを生じるという問題
があった。

換言すれば、テープ走行速度に対するシリンダ回転数の
追従精度はヘッドとの相対速度一定の条件から多少の誤
差が見込まれ、しかもこれに重畳してアジマス角に対す
るヘッド軌跡のずれによる再生周波数変動分が加わるた
め、データストロープ回路の許容伝送レートが狭い場合
、これを逸脱してデータ再生が不能になるという問題が
ある。

本発明の目的は、上記した従来技術の問題点を解決し、
テープ高速走行時にヘッドとの相対速度が一定になるよ
うシリンダ回転数が制御されている条件下で、トラック
アジマス角に対するヘッド軌跡がずれて再生周波数が変
動しても、忠実、安定なデータ再生を可能とするデータ
ストロープ回路を提供することにある。

〔課題全解決するための手段〕

上記目的において、再生信号周波数がずれた場合でも忠
実な信号再生を可能とするには、その周波数変動がデー
タストロープ回路のロックレンジを逸脱しないようにす
れば良く、これは周波数変動の方向に応じロックレンジ
をシフトすることＫよシ達成される。

すなわち、ＤＡＴは２ヘツド（アジマス角が異なる）シ
ステムであシ、テープの高速走行時には双方のヘッドと
も複数の記録トラックを横断するが、この時データ再生
が可能なのは元々それぞれのヘッドに対応したアジマス
角のトラックで、その時のヘッド軌跡のずれに起因する
周波数変動値は一儀的に定まるため、この周波数変動を
補正するように双方のヘッドに対応して、且つテープ走
行の方向罠応じてデータストロープ回路のロックレンジ
を制御する構成とした。

〔作用〕 データストロープ回路は２値化されたヘッド再生信号か
らディジタルデータおよびクロック再生を行なうもので
あシ、クロック再生の回路は一般的には周知のＰ　Ｌ　
Ｌ　（Ｐｈａｓｅ　−Ｌｏｃｋｅｄ　Ｌｏｏｐ　）で構
成され、またデータ再生はＰＬＬ出力に同期して２値化
再生信号をラッチするラッチ回路で構成される。

テープ走行状態判別器は、テープが通常再生速度か或い
はＦＦ　、ＲＥＷの高速走行状態かを判別し、各モード
に対応した制御信号を出力するよう動作する。

バイアス制御回路は上記テープ走行状態判別器および２
つのヘッドに対応したヘッド出力信号切換え手段の制御
信号により制御され、テープが通常再生状態か高速走行
状態かに対応して、且つ高速走行状態の場合には走行方
向がＦＦかＲＥＷかに応じ、更に２つのヘッドの切換え
信号に対応した直流バイアスを出力するよう動作し、こ
の出力信号が上記ＰＬＬ回路を構成する電圧制御発振器
に供給され、電圧制御発振器はこの制御信号によりフリ
ーラン周波数が変化するよう構成されている。勿論各モ
ードに対応したバイアスの設定は各々のモードにおける
再生信号の周波数変動量を上記ＰＬＬ０人、出力特性上
で１対１に補償できろ大きさ、極性に選ばれる。

以上の構成にあって、テープ高速走行時にヘッドとの相
対速度が一定となるようにシリンダ回転数が制御されて
いる状態で、ヘッド軌跡のずれにより再生信号周波数が
変動しても、上記のテープ走行状態判別器およびヘッド
切換え手段の制御信号によりバイアス制御回路が制御さ
れ、この出力に応じてＰＬＬ回路の電圧制御発振器のフ
リーラン周波数がヘッド軌跡のずれに起因して再生信号
周波数が変動する方向に変化し、ＰＬＬのロックレンジ
が再生信号周波数を中心に対称となるよう動作するため
、再生周波数の変動に起因するデータストロープ回路の
ロック外れという問題を解消することができる。

〔実施例〕

以下、本発明の具体実施例を図面に基づいて説明する。

第１図は本発明の一実施例を示したものである。

同図において、１はシリンダ、２αおよび２ｂは磁気ヘ
ッド、３はテープ、４および５はそれぞれ２αおよび２
ｂに対応した信号再生用増幅器、６は再生用増幅器４お
よび５の出力を切り換える切換えスイッチ、７は２値化
回路１１、位相比較器１２、ループフィルタ２４、電圧
制御発振器（ＶＣＯ）１３から成るＰＬＬ回路とラッチ
回路１４で構成されるデータストロープ回路、８はテー
プ走行状態判別器、９はバイアス制御回路、１５はヘッ
ド出力切換え手段を示す。

第１図の実施例は、既述のようにテープ走行状態判別器
およびヘッド出力切換え手段の制御信号によってバイア
ス制御回路を種々制御し、テープ高速走行ＯＦＦ、ＲＥ
Ｗ方向および２つのヘッドに応じてヘッド軌跡のずれに
起因して再生信号周波数がずれる分をＰＬＬの電圧制御
発振器のフリーラン周波数を変化させることによって、
そのロックレンジが常に再生信号周波数を中心に対称と
なるように制御するものである。

第１図で示したＰＬＬ回路は、周知のよ５に電圧制御発
振器の周波数ｆ、および位相が常に人力信号の周波数ｆ
ｂおよび位相に一致するように位相差を検出してフィー
ドバックを構成するものであシ、その詳細回路、動作に
ついては公知であるため省略するが、電圧制御発振器１
５はバイアス制御回路９の制御電圧の大きさに応じてそ
のフリーラン周波数が変化するよう動作し、制御電圧が
零の場合の入出力特性は第２図に示すものとなるよう構
成されている。第２図におけるｆａｙｐが電圧制御発振
器のフリーラン周波数で、入力信号周波数ｆルのハ〜ｆ
２の範ＮがＰＬＬ　（データストロープ回路）のロック
レンジを示すものであり、ｆＬがこの範囲を逸脱すると
ロック外れとなってデータ再生が不能となる。通常この
ロックレンジは入力信号の中心値ｆＬ０（ＤＡＴでは４
．７０８　Ｍ）Ｉｚ　）に対し十数パーセントである。

尚、第１図のラッチ回路１４は２値化されたディジタル
データｔＰＬＬ出力クロックに同期してラッテするもの
であシ、ＰＬＬで再生されたクロックｆ、とラッチ回路
を介したディジタルデータがディジタル信号処理回路（
図示していない）へ出力され信号再生がなされる。

以下、本発明の主旨であるテープ高速走行時のデータス
トロープ回路ロックレンジの制御につき具体実施例、動
作波形等を参照しながらその動作を説明する。

第３図はテープ高速走行時（ＦＦ方向）の記録トラック
に対するヘッドの走査軌跡の模擬図を示したものである
。ＤＡＴは２ヘツドでテープ巻き付は角は９０°である
ため、実際にはシリンダ１回転につきＯおよびＯアジマ
スのヘッドはそれぞれ９０　分の時間だけ交互にテープ
上を走査するが、第３図では説明の都合上面ヘッドの走
査を共通に表現した。

テープを高速走行させた場合、勿論ヘッドとの相対速度
が通常再生時と同一となるようにシリンダ回転数が制御
されたとしても、第３図のようにヘッドは複数のトラッ
クを横切るため、■およびθアジマスのヘッドとも、そ
の再生信号波長はそれぞれαおよびｂのようになり、記
録波長（通常再生−長）ｔに対してずれてしまう。この
ずれによ不再生信号の周波数変動は、テープ走行速度に
応じて大きくなるが、例えばテープ走行速度が通常再生
速度の２００倍であるとするとＦＦ方向走行については
■アジマスヘッドで−２，３％、■アジマスヘッドで２
．０％、またＲＥＷ方向の走行では■アジマスヘッドで
１．９％、ｅアジマスヘラ）”　チー　２．２％であり
、この分データストロープ回路の入力周波数が変動し、
ＰＬＬのロックは外れ易くなる。

第４図は第１図におけるバイアス制御回路９周辺部の具
体回路例を示したものであシ、同図において１６乃至１
９は切換えスイッチ、２０乃至２３は直流バイアスを示
す。

テープ走行状態判別器８はテープ走行が通常再生状態（
ＰＬＡＹ）か或いは高速走行状態（サーチ）かの判別信
号と、且つ高速走行状態の時にはテープ走行がＦＦ方向
かＲＥＷ方向かの２つの制御信号を出力し、それぞれ切
換えスイッチ１６および１７を制御する。スイッチ１６
はテープ走行状態判別器の制御信号によりテープ走行が
ＰＬＡＹ状態の時には接点をｂ側に、またサーチ状態の
時には接点をｄ側に閉じるように動作し、スイッチ１７
はテープ走行状態判別器の制御信号によりテープ走行が
ＦＦ方向である場合には接点をＣ側に、またＲＥＷ方向
である場合にはｄ側に閉じるよう構成されている。

又、ヘッド切換え手段１５は上記の■アジマスヘッドお
よびＯアジマスヘッドがテープに接触して信号再生を行
なっている状態の判別信号を出力するもので、その判別
信号により切換えスイッチ１８および１９を制御する。

スイッチ１８はヘッド切換え手段の制御信号により信号
再生が■アジマスヘッドの時には接点をθ側に閉じ、ま
たｅアジマスヘッドの時にはｆ側に閉じるよう動作し、
スイッチ１９も同様ＫＯアジマスヘッドの時には接点が
ｇ側に、またｅアジマスヘッドの時にはｈ側に閉じるよ
う構成されている。

係る構成にあって、通常再生状態ではスイッチ１６の接
点がｂ側に閉じるため、すなわち、電圧制御発振器１６
人力される制御電圧は零であるため、第１図で示した電
圧制御発振器のフリー２７周波数はｆｏＦであＪＰＬＬ
は第２図の特性のようにｆｏＰを中心にロックレンジが
対称に動作する。

次いで、例えばＦＦ方向の高速走行状態では、第４図の
スイッチ１６の接点がｄ側に、またスイッチ１７の接点
がＣ側に接続され、更にヘッド切換え手段１５の制御信
号によりスイッチ１９の接点が■アジマスヘッドではｇ
側に、またｅアジマスヘッドではｈ側に接続されるため
、■アジマスヘッドに対応して直流バイアス２２が、ま
たｅアジマスヘッドに対応して直流バイアス２３が電圧
制御発振器１５に入力され電圧制御発振器のフリーラン
周波数ｆａｙが変化する。すなわち、上記のように２０
０倍ＦＦ方向のテープ高速走行ではヘッド走査軌跡のず
れによってのアジマスヘッドでは再生周波数が−２，５
％、またｅアジマスヘッドでは２．０％変動するため、
これに応じてフリーラン周波数が■アジマスヘッドに対
してはｆａｙより２．６％低く、またｅアジマスヘッド
に対してはｆａｙよシ２．０％高くなるように電圧制御
発振器の特性に合わせて直流バイアス２２および２５の
極性、大きさを設定すれば、第５図に示すように（α）
の■アジマスヘッドおよび（ｂ）のｅアジマスヘッドに
対する再生信号周波数の変動に応じてＰＬＬのロックレ
ンジを対称にすることができ、ヘッドの走査軌跡ずれに
よるＰＬＬのロック外れ全防止することができる。

以上、ＦＦ方向の制御動作について説明した。

ＲＥＷ方向のテープ高速走行時の制御動作についてもＦ
Ｆ方向と同様であるため詳細は省略する。

以上、本発明の実施例について説明した。実施例ではテ
ープ走行状態判別器８およびヘッド切換え手段１５につ
いての具体例は掲げなかったが、例えばテープ走行状態
判別器についてはＤＡＴのシステム動作の制御を司どる
マイクロプロセッサなどの出力で容易に実現可能であり
、またヘッド切換え手段についてもＶＴＲなどで採用さ
れているシリンダタックパルス等を用いてタイミング信
号全生成する周知の技術で容易に実現可能である。

また、データストロープＰＬＬ回路についても実施例で
掲げた方式のものに特に限定されるものではなく、他に
本発明の主旨を変えない範囲で種種変形可能は容易であ
る。

〔発明の効果〕

以上述べたように本発明によれば、テープ高速走行（サ
ーチ）時に、テープ走行のＦＦ方向およびＲＥＷ方向に
対応し、且つ２つのヘッド再生信号周波数の変動に対応
してデータストロープ回路ＰＬＬのフリーラン周波数を
制御するようにしたためロックレンジを再生信号周波数
に応じて常に対称とすることができ、高速走行時のヘッ
ド走査軌跡のずれに起因した再生信号周波数の変動によ
るロック外れの問題を解消することができる。

また、テープの高速走行時には勿論ヘッドとの相対速度
が通常再生時と一定となるようシリンダ回転数の制御が
なされるものの、本発明によりリンダ回転数制御の精度
の余裕度が増すという利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図のＰＬＬ回路の動作を示す線図、第３図はテープ高速
走行時の記録トラックに対するヘッド走査軌跡を示す説
明図、 第４図は第１図のバイアス制御回路の具体例を示す回路
図、 第５図はバイアス制御回路の制御によるデータストロー
プＰＬＬ回路の大田力特性を示す鞠図である。 １・・・シリンダ、２・・・ヘッド、５・・・テープ、
７・・・データストロープ回路、８・・・テープ走行状
態判別器、９・・・バイアス制御回路、１５・・・ヘッ
ド出力切換え手段。 代理人弁理士　小　　川　　勝　　男 第　１　区 第　２　凹 集　３　図 集　４−　回 第５図 （α）（ｂ）

Claims (1)

【特許請求の範囲】
1. １、回転シリンダに装着された複数のヘッドにより磁気
   テープ上を走査して記録再生を行なう回転ヘッド方式Ｐ
   ＣＭレコーダまたはＶＴＲにおいて、位相比較器および
   電圧制御発振器等で構成されるＰＬＬ回路を含んで成り
   、該ヘッド再生信号からディジタルデータおよびクロッ
   ク再生を行なうデータストロープ回路と、該複数のヘッ
   ドに対応したヘッド出力切換え手段と、該テープの高速
   走行方向および走行速度等を判別するテープ走行状態判
   別手段と、該ヘッド切換え手段および該テープ走行判別
   手段の制御信号により制御され該ＰＬＬ回路の該電圧制
   御発振器のフリーラン周波数を適宜可変し得る直流バイ
   アスを発生するよう構成されたバイアス制御手段を備え
   、該テープの高速走行時に該テープ走行状態判別手段お
   よび該ヘッド出力切換え手段の制御信号に応じて該バイ
   アス制御回路を制御し、該テープの走行方向および複数
   のヘッドに対応して該電圧制御発振器のフリーラン周波
   数を制御するように成したことを特徴とする磁気記録再
   生装置。