JPH0276060A - システム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシステム制御装置に関し、特に複数の処理装置
からのメモリアクセス処理および処理装置間通信処理と
処理装置との接続および切離しとを行うシステム制御装
置に関する。

〔従来の技術〕

従来、この種のシステム制御装置は、複数の処理装置の
各々に対して接続の許可を表示する手段しか持っていな
かった０例えば、システム制御装置は、処理装置毎に接
続の許可を示すフラグ（以下、接続許可フラグという）
しか持っておらず、接続許可フラグがセントされている
と、該当する処理装置からのシステム制御装置に対する
アクセス要求（メモリアクセス要求および処理装置間通
信要求を含む）と、システム制御装置がらの該当する処
理装置に対するアクセス要求（処理装置間通信要求を含
む）とを同時に許可していた。

従来技術として、特開昭６０−３７７４号公報に構成制
御の考え方が示されている。

〔発明が解決しようとする課題〕

上述した従来のシステム制御装置では、接続許可フラグ
が処理装置に対して接続の許可を示すときに処理装置か
らのシステム制御装置に対するアクセス要求とシステム
制御装置からの処理装置に対するアクセス要求とを同時
に許可して処理装置の接続を可能にしているので、処理
装置間通信によりある処理装置（以下、割り込む処理装
置という）から他の処理装置（以下、割り込まれる処理
装置という）に割り込んで割込み処理を行わせるために
割り込まれる処理装置がメモリ上のデータ（割込みヘク
タ等）をアクセス（読取り）しなければならない場合、
システム制御装置が割り込まれる処理装置に対する接続
許可フラグをセントする前に割り込む処理装置によりメ
モリ上に割り込まれる処理装置がアクセスするデータを
作成しておくか、割り込む処理装置がメモリ上にデータ
を作成するまで割り込む処理装置から割り込まれる処理
装置に対して処理装置間通信要求を出さないようにソフ
トウェアでガードするかしなければならず、処理装置の
接続および切離しの手続きが面倒であるとともに、処理
装置の性能を低下させるという欠点がある。

本発明の目的は、上述の点に鑑み、システム制御装置ア
クセス要求に対する許可と処理装置間通信要求に対する
許可とを別々に管理して、処理装置の性能を低下させる
ことなしに処理装置の接続および切離しの手続きを容易
に行うことができるシステム制？１１装置を提供するこ
とにある６〔課題を解決するための手段〕 本発明のシステム制？Ｉ装置は、複数の処理装置からの
メモリアクセス処理および処理装置間：ＦＦｉ信処理と
前記処理装置との接続および切離しとを行うシステム制
御装置において、処理装置対応に処理装置からシステム
制御装置−・のシステム制御装置アクセス要求の許可を
表示するシステム制御装置アクセス要求許可表示手段と
、処理装置対応にシステム制御装置を経由する他の処理
装置からの処理装置間通信要求の許可を表示する処理装
置間通信要求許可表示手段とを有する。

〔作用〕

本発明のシステム制御装置では、システム制御装置アク
セス要求許可表示手段が処理装置対応に処理装置からシ
ステム制御装置へのシステム制御装置アクセス要求の許
可を表示し、処理装置間通信要求許可表示手段が処理装
置対応にシステム制御装置を経由する他の処理装置から
の処理装置間通信要求の許可を表示する。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明の一実施例のシステム制御装置（以下
、ＳＣＵと略記する）４が配設された情報処理システム
の構成を示すブロック図である。

この情報処理システムは、２台の処理装置１および２と
、メモリ３と、５ＣＵ４とから構成されている。

処理装置ｌおよび２は、５ＣＵ４に対してシステム制御
装置アクセス要求（メモリアクセス要求および処理装置
間通信要求を含む。以下、ＳＣＵ要求と略記する）を発
行し、また５ＣＵ４からの処理装置間通信（以下、Ｐ通
信と略記する）要求を受は取る。

メモリ３は、処理装置１および２からの５ＣＵ４に対す
るＳＣＵ要求がメモリアクセス要求であったときに、５
ＣＵ４からアクセスされる。

５ＣＵ４は、アクセス制御部４１と、Ｐ通信制御部４２
と、処理装置１および２に対するＳＣＵ許可フラグ４３
ａおよび４３ｂと、処理装置１および２に対するＰ通信
許可フラグ４４ａおよび４４ｂと、アンドゲート４５〜
４８とから構成されている。

アクセス制御部４１は、処理装置１および２からのＳＣ
Ｕ要求に基づいてメモリ３をアクセスしたり、Ｐ通信制
御部４２を起動したりする。

Ｐ通信制御部４２は、処理装置１および２からのＳＣＵ
要求がＰ通信要求の場合に、アクセス制御部４１により
起動され、処理装置２および１にＰ通信要求を送る。

ＳＣＵ許可フラグ４３ａおよび４３ｂは、フリップフロ
ップで形成され、セント時に処理装置１および２に対す
るＳＣＵ要求の許可を表示し、非セツト時にＳＣＵ要求
の禁止を表示する。

Ｐ通信許可フラグ４４ａおよび４４ｂは、フリップフロ
ップで形成され、セント時に処理装置１および２に対す
るＰ通信要求の許可を表示し、非セット時にＰ通信要求
の禁止を表示する。

アンドゲート４５の一方の入力は処理装置１に接続され
、他方の入力はＳＣＵ許可フラデフラグ４３ａされ、出
力はアクセス制御部４１に接続されている。

アンドゲート４６の一方の入力はＰ通信制御部４２に接
続され、他方の入力はｐｉ４１信許可フラグ４４ａに接
続され、出力は処理装置１に接続されている。

アンドゲート４７の一方の入力は処理装置２に接続され
、他方の入力はＳＣＵ許可フラグ４３ｂに接続され、出
力はアクセス制御部４１に接続されている。

アンドゲート４８の一方の入力はＰ通信制御部４２に接
続され、他方の入力はＰ通信許可フラグ４４ｂに接続さ
れ、出力は処理装置２に接続され°ている。

次に、このように構成された本実施例のシステム制御装
置の動作について説明する。

５ＣＵ４は、処理装置１および２を接続するときに、処
理装置１および２に対するＳＣＵ許可フラデフラグ４３
ａ４３ｂをそれぞれセントし、処理装置ｌおよび２を起
動する。

処理装置１は、Ｐ通信により処理装置２に割り込んで処
理装置２に割込み処理を行わせようとする場合、まずメ
モリ３上に処理装置２がアクセスするデータを作成する
メモリアクセス要求を発行し５ＣＵ４に送信する。

５ＣＵ４では、処理装置１からメモリアクセス要求があ
ると、処理装置ｌに対するＳＣＵ許可フラデフラグ４３
ａトされているので、アンドゲート４５を介してアクセ
ス制御部４１が処理装置１からのメモリアクセス要求を
受は取り、メモリ３上に処理装置２がアクセスするデー
タを作成する。

５ＣＵ４は、メモリ３上のデータの作成が終了した時点
で、処理装置２に対するＰ通信許可フラグ４４ｂをセッ
トして、処理装置２が処理装置１からのＰ通信要求を受
は取れるようにする。なお、Ｐ通信要求のタイプ別にＰ
ｉｌ信許可フラグを設け、特定のタイプのＰｉｎ信要求
のみを許可して、残りのタイプのＰ通信要求を禁止する
ことも可能である。

次に、処理装置１は、処理装置２に割り込むためのＰ通
信要求を発行して５ＣＵ４に送信する。

５ＣＵ４では、処理装置１からＰ通信要求があると、処
理装置１に対するＳＣＵ許可フラデフラグ４３ａトされ
ているので、アンドゲート４５を介してアクセス制御部
４１が処理装置１からのＰ通信要求を受は取り、Ｐ通信
制御部４２を起動する。

起動されたＰ通信制御部４２は、処理装置２に対するＰ
ｉｌ信許可フラグ４４ｂがセントされているので、アン
ドゲート４８を介して処理装置２にＰｉｌｌ信要求を送
信する。

５ＣＵ４からのＰ通信要求を受けて割り込まれた処理装
置２は、割込み処理を開始するために、メモリ３上のデ
ータをアクセス（読取り）するメモリアクセス要求を発
行して５ＣＵ４に送信する。

５ＣＵ４では、処理装置２からのメモリアクセス要求が
あると、処理装置２に対するＳＣＵ許可フラグ４３ｂが
セントされているので、アンドゲート４７を介してアク
セス制御部４１が処理装置２からのメモリアクセス要求
を受は取り、メモリ３上に作成されている処理装置２が
アクセスするデータを読み取って処理袋Ｗ２に返送する
。この結果、処理装置２は、割込み処理を開始する。

なお、上記実施例の動作の説明では、割り込む処理装置
を処理装置１、割り込まれる処理装置を処理装置２とし
た場合について説明したが、割り込む処理装置を処理装
置２、割り込まれる処理装置を処理装置１とした場合で
も、同様な動作になることはいうまでもない。

また、上記実施例では、５ＣＵ４に２台の処理装置ｌお
よび２を接続した場合を例にとって説明したが、ＳＣＵ
に接続される処理装置が３台以上の情報処理システムで
あっても本発明が同様に適用できることはいうまでもな
い。

〔発明の効果〕

以上説明したように本発明は、システム制御装置アクセ
ス要求許可表示手段と装置間通信許可表示手段とを別に
設けたことにより、システム制御装置アクセス要求と処
理装置間通信要求とを別々に管理することができ、処理
装置の性能を低下させずに処理装置の接続および切離し
の手続きを容易に行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム制御装置が配設さ
れた情報処理システムの構成を示すブロック図である。 図において、 １．２・・・処理装置、 ３・・・・・メモリ、 ４・・・・・システム制御装置（ＳＣＵ）、４１・・・
・・アクセス制御部、 ４２・・・・・Ｐ通信制御部、 ４３ａ、４３ｂ　−ＳＣＵ許可フラグ、４４ａ、　４４
ｂ　−Ｐｉｌ！ｌ信許可フラグ、４５〜４８・・・アン
ドゲートである。 特許出願人　日　本　電　気　株　式　会　社日本電気
エンジニアリング株式会社

Claims (1)

1. 【特許請求の範囲】 複数の処理装置からのメモリアクセス処理および処理装
   置間通信処理と前記処理装置との接続および切離しとを
   行うシステム制御装置において、処理装置対応に処理装
   置からシステム制御装置へのシステム制御装置アクセス
   要求の許可を表示するシステム制御装置アクセス要求許
   可表示手段と、 処理装置対応にシステム制御装置を経由する他の処理装
   置からの処理装置間通信要求の許可を表示する処理装置
   間通信要求許可表示手段と を有することを特徴とするシステム制御装置。