JPH0272447A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリを外部メモリに用いるマイクロコ
ンピュータに関し、特にメモリ制御回路に関するもので
ある。

〔従来の技術〕

従来、半導体メモリを外部メモリに用いるマイクロコン
ピュータでは、使用する半導体メモリの特性に合わせ、
マイクロコンピュータからの読み出しあるいは書き込み
時に外部よりウェイト信号を挿入していた。

このウェイト信号の長さは、メモリの特性により決めた
クロック周期の倍数を指定するもので、ジャンパーポス
トなどで半固定的に設定していた。

第２図に従来のマイクロコンピュータの一例ヲ示してい
る。外部の半導体メモリをアクセスするとき、外付けの
ウェイト信号作成回路２０９で作成されたウェイト信号
２２１をマイクロコンピュータに入力することで、πｌ
信号１１８またはＷπ信号１１９の長さを変化させてい
る。

例えば、第３図の様なウェイト信号２２１の入力に対し
、πｌ信号１１８またはＷπ信号１１９が出力される。

〔発明が解決しようとする課題〕

マイクロコンピュータ応用装置では、使用しているメモ
リより高速なメモリに変更しようとすると、ジャンパー
ポストやプリント基板の配線を変更しなければならない
という欠点がある。

〔課題を解決するための手段〕

マイクロコンピュータ応用装置の初期設定時に、４４体
メモリに対して、いくつかのアクセス速度の内遅い順に
メモリの読み書きのテストを行い、正常動作の範囲のう
ち最も早いアクセス速度を設定する。

このテストは、あらかじめ決めたメモリブロック毎に行
い、それぞれのアクセス速！　（クロック周期の数）を
アクセス速度記憶回路に記憶する。

通常実行時には、上記アクセス速度記憶回路よりアクセ
ス速度を読みだし、メモリブロック毎にウェイト生成回
路でウェイト信号を設定することにより、各メモリをア
クセスする。

〔実施側〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例のマイクロコンピュータを
示すブロック図である。図に於いて・、第２図と同じ機
能を有するブロックは、同一符号を付しである。

第１図には、第２図の従来例と比較して、ウェイト生成
回路１０３と、アクセス速度記憶回路１０１及び、入出
力データ比較回路１０２が追加され、外付けのウェイト
信号作成回路２０９が削除されている。

外部メモリアクセス命令が実行されると、アドレス生成
回路１０４で生成された外部メモリアドレスは、アドレ
ス出力回路１０７とアクセス速度記憶回路１０１へ出力
される。アクセス速度記憶回路１０１に入力された外部
メモリアドレスは、アドレス値に従いメモリブロック毎
にあらかじめ記憶されているアクセス速度を読み出し、
ウェイト生成回路１０３ヘアクセス速度制御信号１１１
を出力する。ウェイト生成回路１０３では、システムク
ロック１１２とアクセス速度制御信号１１１を受け、ア
クセス速度制御信号１１１に従いシステムクロック１１
２を分周し、リード／ライトコントロール回路１０５へ
、ウェイト信号１１３を出力する。リード／ライトコン
トロール回路１０５は、ウェイト信号１１３を受け、π
■信号１１８゜Ｗπ信号１１９を外部メモリに対し出力
することにより各メモリをアクセスする。

前述のアクセス速度記憶回路１０１へのアクセス速度記
憶方法を、次に示す。あらかじめ決めたメモリブロック
毎の外部メモリアドレスを、アドレス生成回路１０４で
作成し、アドレス出力回路１０７とアクセス速度記憶回
路１０１へ出力する。

アクセス記憶回路１０１は、いくつかのアクセス速度に
対し遅い順にアクセス速度制御信号１１１を、ウェイト
生成回路１０３へ出力する。アクセス速度制御信号１１
１とシステムクロック１１２を受けたウェイト生成回路
１０３は、ウェイト信号１１３をリード／ライトコント
ロール回路１０５へ出力する。アドレス出力回路１０７
から出力される外部メモリアドレス１１４に対し、入出
力データ比較回路１０２で作成されたデータを入出力バ
ス１１６を通してデータ入出力回路１０８より出力し外
部メモリに書き込み、同じメモリアドレスから読み出し
、書き込んだデータが読み出せたかを、入出力データ比
較回路１０２で確認し、正常動作かいなかの信号１１０
をアクセス速度記憶回路１０１へ出力する。アクセス速
度記憶回路１０１は、外部メモリへのアクセス動作が正
常動作かいなかの信号１１０を受け、正常なら次に遅い
アクセス速度に対するアクセス速度制御信号１１をウェ
イト生成回路１０３に出力し、正常でないならば前回の
アクセス速度をアクセス速度記憶回路１０１に記憶する
。

この動作をメモリブロック毎に行うことにより、アクセ
ス速度をアクセス速度記憶回路１０１に記憶していく。

〔発明の効果〕

本発明によるマイクロフンピユータは、使用する半導体
メモリの特性に合わせたウェイト信号の長さの設定及び
、外付けのウェイト信号生成回路が必要なくなり、マイ
クロコンピュータ応用システムとして、最高の実行速度
とすることができるという効果がある。

【図面の簡単な説明】

第１図は、本発明によるマイクロコンピュータの一実施
例を示すブロック図、第２図は従来のマイクロコンピュ
ータのブロック図である。 １００・・・・・・マイクロコンピュータ内部回路の一
部、１０１・・・・・・アクセス速度記憶回路、１０２
・・・・・・入出力データ比較回路、１０３・・・・・
・ウェイト生成回路、１０４・・・・・・アドレス生成
回路、１０５・・・・・リード／ライトコントロール回
路、１０６・・団・クロック生成回路、１０７・・・・
・・アドレス出力回路、１０８・・・・・・データ入出
力回路、１１０・・・・・・正常動作かいなかの信号、
１１１・・・・・・アクセス速度制御信号、ｌ１２・・
・・・・システムクロック、１１３゜２２１・・・・・
・ウェイト信号、１１４・・・・・・外部メモリアドレ
スバス、１１５・・・・・・アドレス、１１６・・・・
・・外部メモリデータ入出力バス、１１７・・・・・・
データ、１１８・・・・・・ππ信号、１１９・・・・
・・Ｗπ信号、１２０・・・・・・Ｘ１信号、２０９・
・・・・・ウェイト信号作成回路。

Claims (1)

【特許請求の範囲】
1. 半導体メモリを外部メモリに用いるマイクロコンピュー
   タにおいて、半導体メモリのアクセス速度を検出する入
   出力データ比較回路と、前記メモリをいくつかのブロッ
   クに分けそのブロック毎のアクセス速度を記憶するアク
   セス速度記憶回路と、前記アクセス速度を設定し制御す
   るウェイト生成回路を有するマイクロコンピュータ。