JPH027144A - データ通信システム - Google Patents

データ通信システム

Info

Publication number
JPH027144A
JPH027144A JP63018061A JP1806188A JPH027144A JP H027144 A JPH027144 A JP H027144A JP 63018061 A JP63018061 A JP 63018061A JP 1806188 A JP1806188 A JP 1806188A JP H027144 A JPH027144 A JP H027144A
Authority
JP
Japan
Prior art keywords
input
control device
signal
output control
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63018061A
Other languages
English (en)
Inventor
Takashi Hasegawa
隆 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63018061A priority Critical patent/JPH027144A/ja
Publication of JPH027144A publication Critical patent/JPH027144A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は主電子計算機と多数の端末との間で行われる
データ通信システムに関する。
〔従来の技術〕
主計算機に多数の端末機を回線を介して接続し、これら
端末と主計算機との間で夫々独立にデータの転送が行わ
れている。主計算機側には入出力制御装置が端末毎に設
けられ転送路上の通信制御を行っている。
第6図は、従来の計算機と入出力制御装置のブロック図
である。図において、1は計算機本体、2は中央処理装
置、3はチャネル制御装置、4はチャネル制御回路、5
は制御信号バスレジスタ、6はデータ信号バスレジスタ
である。信号名は2はSEL  OUT、mはADRO
UT、、nはSEL  IN、oはOPRIN、pは5
ELOUTである。データ信号パスのうち計算機本体か
ら見て出力系のqはBUS  OUT、入力系rはBU
S  INであり、入出力系の信号q、rはそれぞれ8
ビット幅である。31はチャネル制御回路4の指示によ
り制御信号バスレジスタ5.データ信号レジスタ6の内
容を記録する記録部である。14a、14bは入出力制
御装置であり、15a、15bはそれぞれの入出力制御
回路、16a、16bはそれぞれの信号SEL  0U
T1、  pの伝播回路である。17a、17bは外部
回線であり各種端末やパソコン等に接続されている。
伝播回路16aは次の機能を持つ。
■入出力制御装置14aの電源が入ってなければ、伝播
回路16aはリレーにより信号5ELOUTj!を次の
入出力制御装置14bに伝播する。
■入出力制御装置14aが自局に障害が発生していれば
伝播回路16aは信号SEL  0UTlを同様に伝播
する。
■上記以外の時は、入出力制御回路15aの指示により
、信号SEL  0UTlを伝播する。あるいは、その
伝播を止める。入出力制御回路15aは、上記の、■以
外の場合、第5図に示すように信号ADROUTmが来
た時の信号BUS  ou’rqの内容が、入出力制御
装置14a(自局)にあらかじめ与えられているアドレ
ス値と一致していれば、信号OPRINoを返し、伝播
回路16aに信号SEL  0UTfの伝播を止める指
示(信号SEL  0UTpの停止)を出す。不一致な
ら信号SEL  0UT1を伝播して、信号SEL  
0UTpとして、次の入出力制御装置14bに伝える。
以上は入出力制御装置14aを基準に記しであるが入出
力制御装置1+bでも同様である。但し入出力制御装置
14bはチャネル制御装置3から見て最後尾にあるため
、信号SEL  O[JTpを伝播する場合には、信号
SEL  INnとしてチャネル制御装置3に返す。
すなわちチャネル制御装置3が信号SEL  0UTj
!、ADROUTmを出力し、信号BUSOUTqとし
て例えば16進表示で“01”を出した後、信号SEL
  INnが返ったなら、アドレス“01”という入出
力制御装置は ■自局に障害発生している。
■電源が入っていなかった。
■OFF  LINE状態であった。
のいずれであり操作不可能である事をチャネル制第7図
(イ)、(ロ)にチャネル制御装置3から入出力制御装
置14aまたは14bに入出力動作の起動時の処理手順
をフローに示す。中央処理装置2が入出力命令を検出す
ると、チャネル制御装置3に制御を移し同図のフローが
開始する。ステップ317〜19では、チャネル制御装
置3の制御回路4は、第4図のように制御信号バスレジ
スタ5とデータ信号レジスタ6に信号SEL  0UT
lと、BUS  0UTqで起動すべき入出力制御装置
のアドレスをセットし、信号ADROUTmを出す。そ
の後チャネル制御装置3は、入出力制御装置からの応答
により、ステップ320で、信号OPRINoが来れば
処理続行し、ステップ321で信号SEL  INnが
来れば、起動をかけようとしたアドレスに該当する入出
力制御装置は操作不可能である事を中央処理袋W2経由
でソフトウェア(以下S/Wと記す)に通知する。また
、ステップS22で信号OPRINo。
SEL  INnのいずれも規定時間内に返って来ない
場合には、インターフェースにエラーが有ったと認識し
、ステップS23に進み、制御信号バスレジスタ5.デ
ータ信号バスレジスタ6の状態を記録部31にi母*参
#記録し、中央処理装置2経出でS/Wにインターフェ
ースにエラーが発生した事を示す。
一方入出力制御装置14a、14b等側では、ステップ
324で、信号SEL  0UTj!を受信すると、ス
テップS25の判断にて電源が入ってないか、自局の故
障又はOFF  LINE状態であれば、信号SEL 
 0UTpを伝播する。そうでなければ、ステップ32
6に進み、信号ADROUTm受信を確かめ、ステップ
S27では、信号Bus  0UTqの内容と自分に設
定されたアドレスとの比較を行い、一致すれば、信号0
PRINoをチャネル制御装置3に返す。不一致ならば
、信号SEL  0UTpを伝播する。信号SEL  
0UTpは前述した様に、最後尾の入出力制御装置14
bからは信号SEL  INnとしてチャネル制御装置
3に返る。
つまり、入出力制御装置14aのアドレスがO1”、1
4bが“02”と設定してあり、かつ電源が入っており
かつON  LINE状態であるなら、チャネル制御装
置3が信号SEL  0UTj2及びADROUTmと
BUS  ou’rqに“01”をセットすれば入出力
制御装置14aが信号OPRINoを返す。しかし、信
号BUSOUTQに“02”をセットすれば、入出力制
御装置14aは自局ではないので信号SEL  0UT
pを伝播し、入出力制御装置14bが、信号OPRIN
oを返す。01″、“02″以外をセットすれば両人出
力制御装置14a、14bとも信号SEI、 0UTj
!、pを夫々伝播して、チャネル制御装置3は信号SE
L  INnを受信し、該当アドレスの入出力制御装置
14a、14bは操作不可能である事をS/Wに知らせ
る。
チャネル制御装置3が入出力制御装置14a。
14bに起動をかけたが規定時間内に信号5ELINn
あるいはOPRINoを受信しなかった場合には、S/
Wもインターフェースのエラーを認識し、その時の制御
信号バスレジスタ5とブタ信号バスレジスタ6の状態も
記録されている。
例えば、制御信号バスレジスタ5に信号5ELOUTZ
、ADROUTmが記録されていなければ、チャネル制
御装置3側に障害があった事がわかる。信号SEL  
OU’1M、ADROUTmが記録されていれば、入出
力制御装置14a。
14b側に障害があった事がわかる。この様にエラー検
出時の制御信号バスレジスタ5の情報により障害発生の
切り分けが出来るので早期復旧に役立つ。
ところで計算機システム1が稼働中、例えば、入出力制
御装置14aを使えていたのが、突然操作不可能となっ
た場合、S/Wは入出力制御装置14aが操作不可能と
なった事は認識するが、その時の制御信号バスレジスタ
5やデータ信号バスレジスタ6情報の記録は残らない。
この場合以下のケース以外では何らかの別障害である。
(イ)入出力制御装置14aの電源を人手で切った。
(ロ)入出力制御装置14aを人手で0FFLINEに
した。
〔発明が解決しようとする課題〕
つまり人手介入無しで使えていた入出力制御装置が、突
然操作不可能になるのは、何らかの障害が発生した事で
ある。しかしながら、従来のチャネル制御装置は操作不
可能である事をS/Wに伝えるだけで、その時の制御信
号バスレジスタ5とデータ信号バスレジスタ6状態を記
録しなかったため障害箇所の切り分けができず、早期復
旧が困難であった。
この発明は上記のような問題点を解消するためになされ
たもので、−度はチャネル制御装置及び入出力制御装置
を介してデータ転送を行っていた電’amシステムが突
然操作不能となった時でも、そのときの制御信号バスレ
ジスタとデータ信号ハスレジスタの状態を記録して、常
に障害発生箇所がどこにあるか限定できるデータ通信シ
ステムを1)ることを目的としている。
〔課題を解決するための手段〕
この発明においては、電子計算機1側に設けたチャネル
制御装置3と通信用回線17a、b側に設けた入出力制
御装置14a、bとを接続する通信用バスレジスタ5,
6と該バスレジスタ5,6の状態を記録する記録部31
とを備え、電子計算機lと入出力制御装置14a、bと
の間でデータ転送を行うデータ通信システムにおいて、
入出力制御装置14a、bに対応してフラグレジスタ2
8を設け、データ転送が開始された入出力制御装置14
aの対応するフラグレジスタ28の位置にフラグをセッ
トし、データ転送中に障害が発生したらバスレジスタ5
,6の状態を記録部31に記録する。
〔作用〕
障害発生時には、記録部31に記録されたバスレジスタ
5,6の動作状態を示す情報を計算機1側に設けたコン
ソール等に表示させて調べる。これにより、故障がチャ
ネル制御n装置3にあるのか、入出力制御装置14a、
14bにあるのか即ちに知ることができる。障害箇所の
限定により、ブタ通信システムの復旧が早期に行われる
以下、この発明の一実施例を図面を参照して説明する。
第1図は、この発明における計算機と入出力制御装置の
ブロック図である。図において、lは計算機本体、2は
中央処理装置、3はチャネル制御装置、4はチャネル制
御回路、5,6は通信用バスレジスタとしての制御信号
バスレジスタ、データ(S 号バスレジスタである。信
号名はlは5ELOUT、mはADROUT、nはSE
L  IN。
0はOPRIN、pはSEL  OUTである。
データ信号パスのうち計算機本体から見て出力系のqは
BUS  OUT、入力系rはBUS  INであり、
入出力系の信号q、rはそれぞれ8ビツト幅である。3
1はチャネル制御回路4の指示により制御信号バスレジ
スタ5.データ信号レジスタ6の内容(状態)を記録す
る記録部である。
28は256ビツトのフラグレジスタであり、チャネル
制御回路4により参照及び書き込みができる。
以下フラグレジスタ28を応答フラグと呼ぶ。
後述する入出力制御装置のアドレスは信号BUSOUT
qが8ビツトなので、論理的に16進数の“00”から
“FF”まで可能となり、これらと対応する応答フラグ
28は256ビツトのフラグを持つことになる。また、
応答フラグ28は計算機本体1のシステムリセットが行
われた後ではすべて“0”となる。すなわち計算機本体
1の電源が入ってS/Wが動ける状態になる時は全て“
0”である。つまり第2図(a)の状態である。14a
14bは入出力制御装置であり、15a、15bはそれ
ぞれの人出力制御回路、16a、16bはそれぞれの信
号SEL  0UTj2.pの伝播回路である。17a
、17bは外部回線であり各種端末やパソコン等に接続
されている。
伝播回路16aは次の機能を持つ。
■入出力制御装置14aの電源が入ってなければ、伝播
回路16aはリレーにより信号5ELOUTpを次の入
出力制御装置14bに伝播する。
■入出力制御装置14aがOFF  LINEにスイッ
チ設定されていれば伝播回路16aは信号SEL  0
UTpを同様に伝播する。
■上記以外の時は、入出力制御回路15aの指示により
、信号SEL  0UTpを伝播する。あるいはその伝
播を止める。入出力制御回路15aは、上記■、■以外
の時、信号ADROUTmが来た時の信号F31J S
  OU T qの内容が、入出力制御装置14a(自
局)にあらかじめ与えられているアドレス値と一致して
いれば、信号0 )) l<INoを返し、伝播回路1
6aに信号SEL  OlJ ’[’ l (D伝播を
止める指示(信号S E L  OIJ Tpの停止)
を出す。不一致なら信号5ELOtJT Nを伝播して
、信号S E L  OIJ ’f’ pとし一ζ、次
の人出力制御装置14bに伝える。
以上は入出力制御装置14aを基準に記しであるが入出
力制御装置15bでも同様である。
さて、処理を第3図のフロー及び第4図について説明す
る。例えば、計算機1は入出力制御装置14aを使用し
てデータ転送を行う、すなわち入出力制御装置アドレス
を“01”にして入出力命令をかけると、ステップ37
〜S9では、チャネル制御装置3は第5図に示すように
信号5ELOUTff、Bus  ou’rqに01”
、ADROUTmをセットする。ステップSIOのこの
状態で信号○PRINoが返ってくれば、01”対応の
人出力制御装置14aは正常であり、応答フラグ28の
アドレス“01”に対応するフラグを第2図tb+のよ
うに“1”にセットした後、入出力動作(データ転送)
の処理を続行する。即ちステップS30では、第4図に
示すようにまず信号SEL  OUIM、BUS  0
UTq及びADROUTmをチャネル制j卸回路4は出
力し、ステップS32では入出力制御装置14aに対し
てデータ転送を行う。このデータ転送は単位データ毎に
区切って行われる。ステップS32ではチャネル制御装
置3は信号SEL  INnが来なければ、ステップS
33に進み転送すべきデータがなくなるまでステップ3
30〜S33を繰り返し転送を行う。ステップS32で
データの転送途中で信号SEL  [Nnが返って来た
ら、ステップS40に進み、応答フラグ28のアドレス
“01”に対応するフラグを参照し、“0”であれば、
入出力制御装置14aは操作不可能である事をS/Wに
通知する。応答フラグ28のアドレス″01″に対応す
るフラグが既に1″であれば、ステップS41にて制御
信号バスレジスタ5とデータ信号ハスレジスタ6の内容
を記録部31に記録させた後、入出力制御装置14a 
(アドレス“01”)が操作不可能である事をS/Wに
通知する。
また、ステップS12で、信号OPRINo。
SEL  INnのいずれも規定時間内に返って来ない
場合には、インターフェースにエラーが打ったと認識し
、ステップS13に進み、制御信号バスレジスタ5.デ
ータ信号バスレジスタ6の状態を記録部31にしてきし
て記録し、中央処理装置2経出でS/Wにインターフェ
ースにエラーが発生した事を示す。
以上の様にしたので、例えば人出力制御装置アドレス“
01”が−度でも信号OPL  INoで応答した後(
ステップ529)、信号5ELINnで応答(ステップ
532)すなわち、いわゆるデータ転送開始後操作不可
能となれば、その時の制御信号、バスレジスタ5.デー
タバスレジスタ6の状態が記録にのこる(ステップ34
1)。
このとき、人為的に当該入出力制御装置14aを操作不
可能にしなかったらこれは障害である。
例えば、このとき制御信号バスレジスタ5に信号SEL
  OUT/!、ADROUTm、データ信号ハスレジ
スタ6に信号BUS  0UTq“01″が記録されて
いなければ、チャネル制御装置3側の障害であり、信号
SEL  0UTJ。
A D ROU T m 、データ信号パスに信号BU
SOUTQ ” 01”が記録されていれば、入出力制
御装置14a側の障害である。
本実施例において、SEL  INn受信時応答フラグ
28により記録をしたり、しなかったりするのは以下の
理由による。S/Wはシステムに接続された入出力制御
装置アドレスを確認する目的で、例えば“00”から“
FF”まで入出力命令を出す事がある。
第1図の様に入出力制御装置14a、14bの“01”
と“02”しか設けられてないシステムでは、“00”
、“03″、“04″−“F F”では、5ELTNが
返って来るのが正常であり、そのたびに記録していると
、本当に障害があった時の記録の見分けがつきにくいか
らである。つまり一度は人出力制御装置アドレスを認識
したにもかかわらず操作不可能となった場合に障害と判
断してインターフェースの状態を記録する様にしたもの
である。
(発明の効果〕 以上、説明してきたようにこの発明によれば、電子計算
機側に設けたチャネル制御装置と通信用回線側に設けた
人出力制御装置とを接続する通信用バスレジスタと該ハ
スレジスタの状態を記録する記録部とを備え、電子計算
機と入出力制御装置との間でデータ転送を行うデータ通
信システムにおいて、入出力制御装置に対応してフラグ
レジスタを設け、データ転送が開始された入出力制御装
置の対応するフラグレジスタの位置にフラグをセットし
、データ転送中に障害が発生したらハスレジスタの状態
を記録部に記録する。これにより、データ転送が実行さ
れた入出力制御装置に、突然操作不能になった場合でも
、障害箇所の切り分けに必要な情報が得られ、障害を早
急に復旧できるという効果が得られる。
【図面の簡単な説明】
第1図はこの発明のデータ通信システムの主要部のブロ
ック図、第2図はフラグレジスタの動作説明図、第3図
はこの発明の動作を示すフローチャート、第4図はデー
タ転送の一般的状態を示す図、第5図は通信用ハスレジ
スタから出力されるーチャートである。、 ■・・・計算機、2・・・中央処理装置、3・・・チャ
ネル制御装置、4・・・チャネル制御回路、5・・・制
御信号バスレジスタ、6・・・ブタ信号ハスレジスタ、
14a、14b・・・入出力制御装置、 ?a。 フラグレジスタ、 ・通信用回線、 ・記録部。

Claims (1)

    【特許請求の範囲】
  1.  電子計算機側に設けたチャネル制御装置と通信用回線
    側に設けた入出力制御装置とを接続する通信用バスレジ
    スタと該バスレジスタの状態を記録する記録部とを備え
    、前記電子計算機と前記入出力制御装置との間でデータ
    転送を行うデータ通信システムにおいて、前記入出力制
    御装置に対応してフラグレジスタを設け、データ転送が
    開始された前記入出力制御装置の対応する前記フラグレ
    ジスタの位置にフラグをセットし、データ転送中に障害
    が発生したら前記バスレジスタの状態を前記記録部に記
    録するようにしたことを特徴とするデータ通信システム
JP63018061A 1988-01-28 1988-01-28 データ通信システム Pending JPH027144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63018061A JPH027144A (ja) 1988-01-28 1988-01-28 データ通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63018061A JPH027144A (ja) 1988-01-28 1988-01-28 データ通信システム

Publications (1)

Publication Number Publication Date
JPH027144A true JPH027144A (ja) 1990-01-11

Family

ID=11961172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63018061A Pending JPH027144A (ja) 1988-01-28 1988-01-28 データ通信システム

Country Status (1)

Country Link
JP (1) JPH027144A (ja)

Similar Documents

Publication Publication Date Title
US20080046603A1 (en) Line Diagnostic Device, Bus System, Line Diagnostic Method, Bus System Control Method, and Line Diagnostic Program
JPH027144A (ja) データ通信システム
JP2626127B2 (ja) 予備系ルート試験方式
JPH1011370A (ja) 多重化システム
JPS599927B2 (ja) デ−タ転送制御方式
JP2706027B2 (ja) プログラマブルコントローラ
JPS59121519A (ja) 入出力制御装置におけるクロツク停止制御方式
JP3012402B2 (ja) 情報処理システム
JPS634210B2 (ja)
JP2825464B2 (ja) 通信装置
JPS59221056A (ja) 回線制御方法
JPH06245238A (ja) 二重化装置切替回路
JP2980550B2 (ja) 通信装置
JP2002063047A (ja) 二重化系切替装置及びその切替方法
JPS60254362A (ja) デ−タ処理装置における状態情報の退避方法
JPS597971B2 (ja) 入出力装置の制御方式
JPH0426917Y2 (ja)
JPS59157759A (ja) 二重化システム
JPS6149260A (ja) チヤネル処理装置
JPH07302208A (ja) 保護継電装置
JPH04211841A (ja) 二重化処理装置
JPS5923677B2 (ja) 交換処理装置の二重化方式
JPS61118848A (ja) 端末システムのフアイルバツクアツプ方法
JPH0821012B2 (ja) ダイレクトメモリアクセスの系切替装置
JPH06133008A (ja) 二重化装置における障害収集方式