JPS59221056A - 回線制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 この発明は、回線制御方法特にシリアル・パラレル変換
回路に故障が生じても支障なくラインとチャンネルとの
間のデータ送信操作を行なうことのできる回線制御方法
に関するものである。

（２）技術の背景 コンピューターに電話回線を使ってデータを送り込んだ
り、コンピューターからデータを読み出したりするには
、ラインを通って送られたシリアルデータをパラレルデ
ータに変換し、あるいはこの逆の操作をする必要があり
、このためシリアル・パラレル変換回路（以下Ｓ−Ｐ変
換回路という）を組み込んで、回線制御を行なうように
している。かかる回線制御を行なうにあたり」−記ｓ−
ｐ変換回路が誤動作をしたり故障した場合には、一般に
は、当該ｓ−ｐ変換回路を取り換える間、回線を遮断す
るという方法が取られる。しかし、この方法では、回線
を一時的に不通にしなければならないので、データの読
み出し、書き込み操作時間の有効利用が図れなｌ／Ｘと
いう虞れが生じる。このためＳ−Ｐ変換回路に故障が生
じても、回線を遮断することなくラインとチャンネルと
の間のデータ送イａが行なえる回線制御方法の要請が高
まっている。

（３）従来技術と問題点 第１図は、従来の回線制御方法を実施するための制御回
路を示す図である。この図番こおｌ／Ｘて、１はシリア
ル・パラレル変換回路、２はリードライン、３はリード
ラインからのデータを入れるライン側リートデータ７＼
ス、４はＳ−Ｐ変換回路からのパラレルデータが入るチ
ャンネル側り一トデータバス、５はリードデータチャン
ネルである。また６はライトライン、７はライン側ライ
）・データ／ヘス、８はチャンネル側ライｌデータバス
、９はライトデータチャンネルである。ライン側す−ド
デークバス３及びチャンネル側す−ドデータ／人ス４は
リードライン２から−のデータを受信し、Ｓ−Ｐ変換回
路で変換されたパラレルデータをリードデータチャンネ
ルへ送る。一方、ライン側ライトデータ／くスフ及びチ
ャンネル側うイトデーク／ヘス８は、ライトライン８ヘ
データを送信するために、Ｓ−Ｐ変換回路ｌで変換され
たシリアルデータをライトライン８へ送出する。なおリ
ードデータチャンネル５、ライトデータチャンネル８の
先には、コンピューターを始めとする各種」−位装置１
０が設置ｙれている。係る回線制御回路において、リー
トライン２からのリードデータは、ライン側す−１”　
チー　タ／λス３に入り、ついでＳ−Ｐ変換回路１１こ
入り、パラレルデータとなり、チャンネル側リードデー
タバス４を通してり一トデータチャンネル５へ送出され
る。他方ライトデータチャンネル９を通ってチャンネル
側ライトデータバス８に送られたライトデータはＳ−Ｐ
変換回路１を経由してシリアルデータとなり、ライン側
ライトデータバス７を通り、ライトライン６へ送出され
る。

しかしながら、係る回線制御方法にあっては、−・競″
に、回線を通って送られたデータのチェックは、上位装
置１０のようなデータを受信した装置において、パリテ
ィ−エラー検出方式によって行なうようになっており、
データに誤りがある場合には、再送信という手段でデー
タ送信のやりなおしを行なっている。このため、ｓ−ｐ
変換回路１に障害がある時は、誤りデータはそのまま回
線帯へ送出されてしまい、データを受は取った時に初め
て誤りを検出してデータ送信を最初からやりなおすこと
なるから、データ送信に時間が掛るという不具合があっ
た。しかもＳ−Ｐ変換回路ｌの障害が永久的なものであ
る場合は、このＳ−Ｐ変換回路１を取換える間は、回線
を遮断しておかなければならず、その間データ送信が出
来ないという問題があった。

（４）発明の目的 この発明は、上記のような従来の欠点に鑑みなされたも
ので、その目的はシリアルデータとパラレルデータとの
間で変換操作を行なっているＳ−Ｐ変換回路に障害が生
じても回線を遮断することなく、ラインとチャ〉′ネル
との間におけるデータの送信操作を行なうことが出来る
回線制御方法をＪに供することである。

（５）発明の構成 この発明は、上記目的を達成するために、ライン側に接
続されたデータバスと、チャンネル側に接続されたデー
タバスとの間に、シリアル・パラレル変換回路を組み込
み、ラインとチャンネルとの間でデータの読み出し、書
き込みをｆｉなうようにした回線制御方法において、二
組のシリアル・パラレル変換回路を選択動作可能に備え
ると共に、それぞれのシリアル・パラレル変換回路にシ
フトレジスタを接続し、一方のシリアル・・くラレル変
挽回路では、データのチェンク、他方のシリアル・パラ
レル変換回路では、データの退避を実行し、上記データ
チェンク作動のシリアル−パラレル変換回路で、誤りを
検出した場合は、このシリアル争パラレル変換回路から
」二記他方のシリアル・パラレル変換回路に切換え、当
該他方のシリアル・パラレル変換回路′側に退避された
データに誤りがなければ、」二記一方のシリアル拳パラ
レル変換回路を切り離すようにしたことを要旨とするも
のでる。

（６）発明の実施例 第２図は、本発明の回線制御方法を実施するだめの制御
回路の一例を示す図である。この制御回路は、メインの
シリアル−パラレル変換回路、すなわち、メインＳ−Ｐ
変換回路１１と、スレーブのシリアル−パラレル変換回
路、すなわちスｌ／’−ブｓ−ｐ変換回路１２を一組備
え、メインＳ−Ｐ変換回路１１には、メイン受信シフト
レジスタ１３及びメイン送信シフトレジスタ１６を接続
する一方、スレーブＳ−Ｐ変挽回路１２には、データ退
避用のスレーブ受信シフトレジスタ１４及びスレーブ送
信シフトレジスタ１７を接続し、さらに、送信用のシフ
トレジスタ１６及び１７には、それぞれメインパリティ
−チェッカー１８及び、スレーブバリティーチエンカ−
１９を接続すると共にＳ−Ｐ変換回路１１及び１２とバ
リティーチエンカ−１８及び１８には、エラｍｍカライ
ン２９．３０．３１．３２を介して、エラー検出切換え
指示回路２０が接続されてなる。

メイン５−ｐ変換回路１１は、メイン受信ライン２】に
よってライン側リードデータバスに接続され、このメイ
ンＳ−Ｐ変挽回路はメイン受信シフトレジスタ１３ヘシ
リアル・パラレル変換されたパラレルデータを送り、メ
イン中継ライン２３及びデータチャンネル側リードデー
タバス４を通してリードデータチャンネル５へ−に記ぐ
ラレルデータを送るメインの受信回路を構成している。

また、メイン受信ライン２１からは、分岐う・ｆン３７
が延びてスレーブ受信シフトレジスタ１４に接続してい
る。一方、スレーブＳ−Ｐ変換回路１２は、スレ−ブ受
信ライン２２を介してライン側リードデータバス３に接
続されると共に、スレーブ受信シフトレジスタ１４、及
びスレーブ中継ライン２４を介してチャンネル側リート
データバス４に接続され、スレーブの受信ラインを構成
する一力、スレーブ受信ライン２２からは分岐ライン３
８が延びてメイン受信シフトレジスタ１３に接続してい
る。さらにまた、メインＳ−Ｐ変換回路１１はメイン中
継ライン２５によってチャンネル側ライトデータ／ヘス
８に接続され、またメイン送信シフトレジスタ１６及び
メイン送信ライン２７を介して、ライン側うイトデータ
へスフに接続されることにより、メインの送信ラインを
構成している。一方、スレーブＳ−Ｐ変換回路１２は、
スレーブ中継ライン２６を介してチャンネル側ライトデ
ータバス８に接続され、またスレーブ送信シフトレジス
タ１７及びスレーブ送信ライン２８を介してライン側ラ
イトデータバス７に接続されることにより、スレーブの
送信ラインを構成している。さらに、ライン側す−ドデ
ークパス３チャンネル側リードデータ八ス４．ライン側
ライトデータバス７及びチャンネル側ライトデータバス
８は、切換えライン３３，３４，３５．３８によってエ
ラー検出切換え指示回路２ｏに接続されている。そして
このエラー検出切換え指示回路２０からの切換え信号に
よって、ライン側り一トデータパス３では、メイン受信
ライン２１またはスレーブ受信ライン２２の切換えが行
なわれるとＪ］：に、チャンネル側リードデータバスで
はメインＩｊ＋継ライン２３又は、スレーブ中継ライン
２４の切換えが行なわれる。また同じくエラー検出切換
え指示回路２０からの切換え信号によって、ライン側ラ
イトデータバスではメイン送信ライン２７又はスレーブ
送信ライン２８の切換えが行なわれる一力チヤンネル側
うイトデークパス８では、メイン中継ライン２５又はス
レーブ中継ライン２６の切換えが行なわれる。さらにま
た、メイン受信シフトレジスタ１３．スレーブ受信シフ
トレジスタ１４．メイン送信シフトレジスタ１６．スレ
ーブ送信シフトレジスタ１７には、クロック制御回路１
５が接続され、クロック制御回路１５のクロックに同期
してデータをセットするようになっている。そしてクロ
ック制御回路１５のクロック動作に同期しながら、ライ
ン側とチャンネル側との間の回線制御が行なわれる。

係る構成において、まずリードコマンド動作について説
明する。

リードデータは、リードライン２からリードデータバス
３に入り、ここでエラーを検出しない場合は、メイン受
信ライン２１を通ってメインＳ−Ｐ変挽回路１１に入り
、パラレルデータとなりメイン受信シフトレジスタ１３
ヘセットされる。

またこの操作と並行して、リードデータはクロック制御
回路１５のクロック動作に同期して、スレーブ受信シフ
トレジスタ１４へ同時に退避セントされる。この場合、
エラー検出切換え指示回路２０では、エラー検出がなさ
れないために、切換え指示信号はｏｆｆとなっており、
このためメイン受信シフトレジスタ】３のデータはメイ
ン中継ライン２３及びチャンネル側リードデータバス４
を通してリードデータチャンネル５へ送出される。

他方、リードデータがメイン受信シフトレジスタ１３及
びスレーブ受信シフトレジスタ１４にセットされた時、
メインＳ−Ｐ変換回路１１の障害に基づくエラーを検出
すると、エラー検出切換え指示回路２０はＯｎ動作して
、切換え指示信号を発する。この切換え信号は、切換え
ライン３３及び切換えライン３４を通ってライン側す−
ドデーク／り・ス３及びチャンネル側リードデータバス
４へと送られ、ライン側リードデータバス３でｌよメ・
イン受信ライン２１がもスレーブ受信ライン２２への切
換えが行なわれる一方、チャンネル側す−　ドデータバ
ス４では、メイン中継ライン２３からスレーブ中継ライ
ン２４への切換えが行なわれる。このため、リードデー
タはスレーブ受信シフトレジスタ１４から、スレーブ中
継ライン２４及びチャンネル側リードデータバス４を通
し、リードデークチヤンネル５へ送出される。このため
メインＳ−Ｐ変換回路１１の障害時であってもリードデ
ータは正常なデータとしてリードデータチャンネル５へ
送出することかできる。なおエラー検出以降は、エラー
検出切換え指示回路２０からの切換え信号により、ライ
ンの切換えが１テなわれているため、リードデータはラ
イン側リードデータバス３からスレーブ受信ライン２−
２を通って、スレーブＳ−Ｐ変換回路Ｉ２へ入り、ここ
でシリアルパラレル変換をされた後、スレーブ受信シフ
トレジスタ１４にセットされ、その後スレーブ中継ライ
ン２４及びチャンネル側す−ドデ〜タパス４を通し、リ
ードデータチャンネル５へ送出される。そして、障害を
起こしたメインＳ−Ｐ変挽回路１１は、受信用の回路か
ら切り離される。

次にライトコマンド動作について説明する。

ライトデータチャンネル９からのライトデータは、チャ
ンネル側ライトデータバス８及びメイン中継ライン２５
を通って、メインＳ−Ｐ変換回路１１に入り、ここでシ
リアル拳パラレル変換されて、シリアルデータとなり、
クロック制御回路１５のクロック動作に同期して、メイ
ン送信シフトレジスタ１６にセ・ン）・される。この操
作と並行して、ライトデータは、チャンネル側ライトデ
ータバス８からスレーブ送信シフトレジスタ１７に同時
に退避セットされる。送信シフトレジスフ１６及び１７
ではそれぞれ、パリティ−チェッカー１８及び１９でエ
ラー検出を行ない、エラーを検出しない場合は、メイン
送信シフトレジスタ１６からは、グロー７り制御回路１
５のクロック動作によって、ライトデータが取り出され
、ライン側ライトデータバス７を通して、ライトライン
６へ送出される。

他方ライトデータは、送信シフトレジスフ１６及び１７
にセットされた時に、バリティーチエンカ−１８でエラ
ーを検出した場合は、エラー検出ジノ換え指示回路２０
がＯｎ動作して、切換え信壮を発する。このりＪ換え信
号は、！ｉｌＪ換えライン３５及び３６を通ってライン
側ライトデータバス？及びチャンネル側ライ］・データ
／ヘス８へ送られる。

そしてライン側ライトデータバス７ではメイン送信ライ
ン２７からスレーブ送信ライン２８への切換えが行なわ
れる一方、チャンネル側ライ）・デ−タバス８では、メ
イン中継ライン２５からスレーブ中継ライン２６への切
換えが行なわれる。このため、ライ）・データは、スレ
ーブ送信シフトレジスタ１７からスレーブ送信ライン２
８を通って、ライン側ライトデータバス７へ送られ、ラ
イトライン６へ送出される。このためメインＳ−Ｐ変換
回路１１に障害があっても正常なライトデータをライト
ライン６へ送出することができる。メインＳ−Ｐ変挽回
路１１のエラー検出を行なった後は、エラー検出切換え
指示回路２０からの切換え信号によって、中継ライン２
５及び２６の切換えと、送信ライン２７及び２８の切換
えが行なわれているため、ライトデータはライトデータ
チャンネル９からチャンネル側ライトデータバス８を通
り、スレーブｓ−ｐ変換回路１２を経由しスレーブ送信
シフトレジスタ１７にセットされた後、スレーブバリテ
ィーチエンカ−１９によってパリティーチェンクを受け
、エラーが無ければスレーブ送信ライン２８及びライン
側うイトデータへスフを通り、ライトライン８へ送出さ
れる。そして、障害を発生したメインＳ−Ｐ変換回路１
１は、送信用のラインから切り離される。

こ−うして、データ受信あるいはデータ送信の、いずれ
の操作においても、メインのＳ−Ｐ変換回路１１に障害
が生じても、もう−力のスレーブ川のＳ−Ｐ変換回路１
２を使って、データの送り出しを行なうことができるか
ら、操作を最初からやりなおすとか、あるいは回線を遮
断する必安はなくなる。

（７）発明の詳細 な説明したように、本発明によればＳ−Ｐ変換回路を二
組用意し、それぞれのＳ−２回路にシフトレジスタを組
み合わせ、−・方はチェック、他方はデータ退避を実行
し、チェック側のＳ−Ｐ変換回路に誤りを検出した場合
は、当該ｓ−ｐ変換回路を切換えて、もう一方の退避さ
れたデータに誤りがなければ、上記一方のＳ−Ｐ変換回
路を切り離す回線制御方法としたため、ｓ−ｐ変換回路
に障害があっても、誤ったデータを上位の装置に送らな
いようにすることができるようになった。また、障害の
あるＳ−Ｐ変換回路は、回線制御ラインから切り離され
るから、Ｓ−Ｐ変換回路の障害によって、回線を遮断す
る必要はなく、回線ダメージを防止することができる等
、種々の効果が得られる。

【図面の簡単な説明】

第１図は、従来の回線制御方法において用いられる回線
制御回路の一例を示す図、第２図は、本発明の回線制御
方法において用いられる回線制御回路を示す図である。 １・・・シリアル・パラレル変換回路 ２・・・リードライン ３・・・ライン側リードデータバス ４・・・チャンネル側す−ドデータノヘス５・・・リー
トデータチャンネル ６　　・・・　ラ　　イ　　ト　　ラ　　イ　　ン７・
・・ライン側ライトデータバス ８・・・チャンネル側ライトデータ／ヘス９・・・ライ
トデータチャンネル １０・・・上位装置 １１・・・メインシリアル・パラレル変換回路１２・・
・スレーブシリアル・パラレル変換回路１３・・・メイ
ン受信シフトレジスタ １４・・・スレーブ受信シフトレジスタ１５・・・クロ
ック制御回路 １６・・・メイン送信シフトレジスタ １７・・・スレーブ送信シフトレジスタ１８・・・メイ
ンパリティ−チェッカー１８・・・スレーブバリティー
チエンカ−２０・・・エラー検出切換え指示回路 第１図 第２図 「−−一一一一一一−−−コ」０

Claims (1)

【特許請求の範囲】
1. ライン側に接続されたデータバスと、チャンネル側に接
   続されたデータバスとの間にシリアルパラレル変換回路
   を組み込み、ラインとチャンネルとの間でデータの読み
   出し、書き込みを行なうようにした回線制御方法におい
   て、二組のシリアル・パラレル変換回路を選択動作可能
   に備えると共に、それぞれのシリアル・パラレル変換回
   路にシフトレジスタを接続し、一方のシリアル・パラレ
   ル変換回路では、データのチェック、他方のシリアル・
   パラレル変換回路では、データの退避を実行し、上記デ
   ータチェンク作動のシリアル・パラレル変換回路で誤り
   を検出した場合は、このシリアル・パラレル変換回路か
   ら上記他方のシリアル−パラレル変換回路に切り換え、
   当該他方のシリアル・パラレル変挽回路側に退避された
   データに誤りが無ければ、上記一方のシリアル・パラレ
   ル変換回路を切り濱すようにしたことを特徴とする回線
   制御方法。