JPH0263190A - 表面保護膜 - Google Patents

表面保護膜

Info

Publication number
JPH0263190A
JPH0263190A JP21456288A JP21456288A JPH0263190A JP H0263190 A JPH0263190 A JP H0263190A JP 21456288 A JP21456288 A JP 21456288A JP 21456288 A JP21456288 A JP 21456288A JP H0263190 A JPH0263190 A JP H0263190A
Authority
JP
Japan
Prior art keywords
film
multilayer
multilayer wiring
polyimide
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21456288A
Other languages
English (en)
Inventor
Hiroyuki Otaguro
浩幸 太田黒
Ryoichi Ochiai
落合　良一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21456288A priority Critical patent/JPH0263190A/ja
Publication of JPH0263190A publication Critical patent/JPH0263190A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は、例えば１５０〜６００ＭＨｚの高速スイッチ
ング回路等に使用される多層配線基板モジュールの表面
保護膜に関し、 外界からの水分（ガス）の浸入を防止する表面保護膜を
提供することを目的とし、 層間絶ａ膜としてポリイミドを使用し、基板上に積層構
造からなる多層配線回路を有する多層配線基板モジエー
ルにおいて、所定の最終の膜形成時に、基板の寸法より
所定の寸法だけ小さく形成した多層配線回路の表面部に
所定の厚さのポリイミドを塗布して、多層配線回路の所
定の表面部を覆うように形成して構成する。
〔産業上の利用分野〕
本発明は、例えば１５０〜６００ＭＩＩｚの高速スイッ
チング回路等に使用される多層配線基板モジュールの表
面保護膜の改良に関するものである。
この際、外界からの水分（ガス）の浸入を防止する表面
保護膜が要望されている。
〔従来の技術〕
第３図は従来例の多層配線基板モジュールの製造プロセ
スを示す図である。
第３図において、例えばセラミック等の基板１上に叶ｙ
／Ｗｅｔプロセスにより例えば銅（Ｃｕ）による下地導
体層２を選択形成する。（厚さは〜６μｍ）。（同図（
２）参照）。その後層間絶縁膜（本プロセスではポリイ
ミド）３を塗布し、露光、現像、加熱処理してＶｉａホ
ール窓４を選択形成する。
（層間絶縁膜の厚さは〜２０μｍ、　Ｖｉａホール窓の
水平方向の寸法は２５〜１００μｍ）。（同図（３）参
照）。
その後、選択的に形成したシｉａホール窓４を介して、
銅（Ｃｕ）による上部導体層５をＤｒｙ／Ｗｅｔ〜プロ
セスにより接続形成する。（厚さは〜６μｍ）。
（同図（４）参照）。そして最終プロセスで、ポリイミ
ドによる表面保護膜６を塗布形成し、（厚さは１０〜２
０μｍ）部品実装用パッド７を接続形成する。
（同図（５）参照）。
上記部品実装用パッド７に、例えば高速スイッチング回
路（１５０〜６００ＭＨｚ）に必要なコイル、抵抗、コ
ンデンサ等を接続し、搭載する。又、下地導体層２には
例えばアース電源、２°には電気信号、２パには＋５Ｖ
の電源が加えられる。
〔発明が解決しようとする課題〕
しかしながら上述の膜構成においては、表面保護膜は通
常スピンコーティングで塗布するため多層膜の端部まで
充分おおえない状況にあった。更に、ポリイミドは耐熱
特性に優れる一方、吸湿特性を有するため、第３図に示
す外界から浸入する８、０ガス８等により隣接した導体
との密着力が劣化するという問題点があった。
したがって本発明の目的は、外界からの水分（ガス）の
浸入を防止する表面保護膜を提供することにある。
〔課題を解決するための手段〕
上記問題点は第１図に示す膜構成によって解決される。
即ち第１図において、層間絶縁膜としてポリイミドを使
用し、基＋５．１００上に積層構造からなる多層配線回
路３００を有する多層配線基板モジュールにおいて、所
定の最終の膜形成時に、基板１００の寸法より所定の寸
法だけ小さく形成した多層配線回路３００の表面部に所
定の厚さのポリイミドを塗布して、多層配線回路３００
の所定の表面部を覆うように形成する。
（作　用〕 第１図において、基板１００の寸法より多層配線回路３
００を所定の寸法だけ小さく形成する。そして所定の最
終の膜形成時に、多層配線回路３００の表面部に所定の
厚さのポリイミドを塗布して多層配線回路３００の所定
の表面部を覆うように形成する。
この結果、外界からの水分（ガス）が多層膜の側面の端
部まで到達せず、水分（ガス）の多層膜への浸入を防止
することができる。
〔実施例〕
第２図は本発明の実施例の表面保護膜を施した多層配線
基板モジュールの断面図である。
全図を通じて同一符号は同一対象物を示す。
第２図において製造プロセスは表面保護膜６０以外は、
従来の技術と同様である。最終の膜形成のプロセスにお
いて、多層膜端部９０をおおうようにポリイミドにより
表面保護膜６０を形成する。（厚さ〜２５μｍ）。
この結果、外界からのＬＯ等のガスが多層膜端部９０か
ら浸入するのを防止することができる。
〔発明の効果〕
以上説明したように本発明によれば、多層膜端部は表面
保護膜によりおおわれ、外界からの１１□０等のガスの
浸入を防止することができる。
【図面の簡単な説明】
第１図は本発明の原理図、 第２図は本発明の実施例の表面保護膜を施した多層配線
基板モジュールの断面図、 第３図は従来例の多層配線基板モジュールの製造プロセ
スを示す図である。 図において ６００は表面保護膜 を示す。 オ発明／Ｖ層、ｆ里図 ＩｔＩ２］ ４イ【朗グビ太えと例のＡ面イ牙言領腫？渭Ｅ乙たり層
配俟、ｔ、抜モジ１−ルの前面図 ネ ？ 図

Claims (1)

  1. 【特許請求の範囲】 　層間絶縁膜としてポリイミドを使用し、基板（１００
    ）上に積層構造からなる多層配線回路（３００）を有す
    る多層配線基板モジュールにおいて、 所定の最終の膜形成時に、該基板の寸法より所定の寸法
    だけ小さく形成した該多層配線回路の表面部に所定の厚
    さのポリイミドを塗布して、該多層配線回路の所定の表
    面部を覆うように形成したことを特徴とする表面保護膜
    。
JP21456288A 1988-08-29 1988-08-29 表面保護膜 Pending JPH0263190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21456288A JPH0263190A (ja) 1988-08-29 1988-08-29 表面保護膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21456288A JPH0263190A (ja) 1988-08-29 1988-08-29 表面保護膜

Publications (1)

Publication Number Publication Date
JPH0263190A true JPH0263190A (ja) 1990-03-02

Family

ID=16657780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21456288A Pending JPH0263190A (ja) 1988-08-29 1988-08-29 表面保護膜

Country Status (1)

Country Link
JP (1) JPH0263190A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628852A (en) * 1991-07-26 1997-05-13 Nec Corporation Method for manufacturing a polyimide multilayer wiring substrate
JP2007096232A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd インターポーザ及び電子装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628852A (en) * 1991-07-26 1997-05-13 Nec Corporation Method for manufacturing a polyimide multilayer wiring substrate
US5686702A (en) * 1991-07-26 1997-11-11 Nippon Electric Co Polyimide multilayer wiring substrate
JP2007096232A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd インターポーザ及び電子装置の製造方法
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
US7937830B2 (en) 2005-09-30 2011-05-10 Fujitsu Limited Interposer and electronic device fabrication method

Similar Documents

Publication Publication Date Title
JPH02198198A (ja) 電磁波シールド層を備えるプリント配線板
JPH0263190A (ja) 表面保護膜
JPH0754874B2 (ja) 多層プリント配線板
JPH0695591B2 (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
JPS5998597A (ja) 多層プリント配線板
JPS63122224A (ja) 薄膜混成集積回路
JPS6214717Y2 (ja)
JPS62208653A (ja) ハイブリツドｉｃ
JPH0691126B2 (ja) 半導体装置
JP3796804B2 (ja) プリント配線板及びその製造方法
JPH0636592Y2 (ja) 混成集積回路装置
JPH08204299A (ja) 配線構造
JP2865054B2 (ja) 回路基板装置及びその製造方法
JPS5915094Y2 (ja) 多層印刷配線板
JP3234045B2 (ja) 多層配線基板
JP2626004B2 (ja) 混成集積回路装置
JPS5810862B2 (ja) 厚膜集積回路装置
JPH0637450A (ja) 薄膜多層配線基板
JPS5899855U (ja) ほうろう基板
JPH066002A (ja) プリント配線板
JPS6176990U (ja)
JPH0520391U (ja) シールドプリント配線基板
JPH05347463A (ja) 混成集積回路装置
JPH0286191A (ja) 電子部品取付け装置
JPH0155593B2 (ja)