JPS63122224A - 薄膜混成集積回路 - Google Patents

薄膜混成集積回路

Info

Publication number
JPS63122224A
JPS63122224A JP27014586A JP27014586A JPS63122224A JP S63122224 A JPS63122224 A JP S63122224A JP 27014586 A JP27014586 A JP 27014586A JP 27014586 A JP27014586 A JP 27014586A JP S63122224 A JPS63122224 A JP S63122224A
Authority
JP
Japan
Prior art keywords
thin film
integrated circuit
hybrid integrated
wiring conductor
peripheral parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27014586A
Other languages
English (en)
Inventor
Takeo Ozawa
小沢 丈夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27014586A priority Critical patent/JPS63122224A/ja
Publication of JPS63122224A publication Critical patent/JPS63122224A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜混成集積回路に関し、特に有機高分子膜か
らなる絶縁層上に形成された金属薄膜の配線導体を有す
る薄膜混成集積回路に関する。
〔従来の技術〕
電子機器の高機能化や高密度化が進むにつれて1、これ
ら電′子機器に用いられる薄膜混成集積回路も近年、益
々高密度化されつつある。この種の薄膜混成集積回路に
おいては、特に配線導体の高密度化を実現する技術とし
て、有機高分子膜を眉間絶縁層に用いる多層配線形成技
術の開発が進められている。
又、これとは別に薄膜混成集積回路への部品実°装密度
の向上に伴う発熱の増大に対処する技術として、金属基
板上に有機高分子膜からなる絶縁層を形成した基板上に
金属薄膜の配線導体を含む薄膜回路を形成する技術の開
発も進められている。
即ち、従来のこの種の薄膜混成集積回路は、有機高分子
の眉間絶縁層上に、金属薄膜の配線導体を有する構造と
なっている。
〔発明が解決しようとする問題点〕
上述した従来の薄膜混成集積回路は、有機高分子膜から
なる絶縁層上に金属薄膜の配線導体を有する構造となっ
ているので、有機高分子膜と金属薄膜との密着強度は比
較的弱いため、特に、金属薄膜を配線導体として用いる
ために配線パターンを形成するとき、配線パターン周縁
部から有機高分子膜と金属薄膜との界面に水分が容易に
浸透し、その結果両者の密着強度が更に劣化し、その後
の工程で例えばリフローソルダリング法等を用いて部品
搭載を行った場合、部品接続の信頼性、ひいては1膜混
成集積回路そのものの信頼酸が低下するという欠点があ
る。
本発明の目的は、有機高分子膜の絶縁層と金属薄膜の配
線導体との間への水分の浸透を抑止して密着強度の劣化
を防止し、信頼性の向上をはかることができる薄膜混成
集積回路を提供することにある。
〔問題点を解決するための手段〕
本発明の薄膜混成集積回路は、有機高分子膜からなる絶
縁層上に形成された金属薄膜の配線導体を有する薄膜混
成集積回路において、前記配線導体の周縁部と前記絶縁
層の前記周縁部に隣接する部分とを被覆する保護層を設
けた構造を有している。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の第1の実施例の主要部分を示す断面図
である。
この実施例は、まず、グレーズドアルミナセラミックか
らなる基板1上に薄膜抵抗体2と第1の配線導体3が形
成されている。
この基板1上に厚さ約2μmのポリイミド樹脂を塗布し
、しかるのち酸素プラズマエツチング法により、ポリイ
ミド樹脂を選択的に除去して眉間絶縁層4を形成する0
次いでマグネトロンスパッタリング法により厚さ約0.
1μmのNi−Cr薄膜、厚さ約0.1μmのpd薄膜
、厚さ約0.8μmのAu薄膜を積層して厚さ約1μm
の金属薄膜を形成する。しかるのちウェットエツチング
法により金属薄膜を選択的に除去して第2の配線導体5
を形成する。
次いで第2の配線導体5のパターンの周縁部とこの周縁
部に隣接する眉間絶縁層4とを被覆するように、厚さ約
4μmのエポキシ樹脂からなる保護層6を形成する構造
となっている。
このようにして得られた薄膜抵抗回路素子、配線導体等
にIC,LSIおよびチップコンデンサ等をリフローソ
ルダリング法により接続し、外部端子を接続した後外装
樹脂で被覆し、本発明の第1の実施例の薄膜混成集積回
路が得られる。
第2図は本発明の第2の実施例の主要部分を示す断面図
である。
この実施例は、まず、アルミ合金からなる基板1、の表
面に厚さ10μmのポリイミド樹脂からなる絶縁層7を
形成した後、マグネトロンスパッタリグ法により厚さ1
μmの金属薄膜を形成する。
しか′るのち、ウェットエツチング法により金属薄膜を
選択的に除去して配線導体8を形成する。
次いで配線導体8のパターンの周縁部とこの周一部に隣
接する絶縁層7とを被覆するように厚さ2μmのポリイ
ミド樹脂からなる保護層6.を形成する構造となってい
る。
以下第1の実施例と同様に薄膜回路素子、配線導体等に
IC,LSIおよびチップ抵抗、チップコンデンサなど
をリフローソルダリング法により接続し、外部端子を接
続した後外装樹脂で被覆して本発明の第2の実施例の薄
膜混成集積回路が得られる。
〔発明の効果〕
以上説明したように本発明は、金属薄膜からなる配線導
体の周縁部とこの周縁部に隣接する有機高分子膜からな
る絶縁層とを被覆する保護層を設けることにより、絶縁
層と配線導体との界面への水分の浸透が抑止できるので
両者の密着強度の劣化を防止することができ、その結果
、搭載部品間等の接続の信頼性、ひいては薄膜混成集積
回路全体の信頼性を向上させることができる効果がある
【図面の簡単な説明】
第1図及び第2図はそれぞれ本発明の第1及び第2の実
施例の主要部分を示す断面図である。

Claims (1)

    【特許請求の範囲】
  1.  有機高分子膜からなる絶縁層上に形成された金属薄膜
    の配線導体を有する薄膜混成集積回路において、前記配
    線導体の周縁部と前記絶縁層の前記周縁部に隣接する部
    分とを被覆する保護層を設けたことを特徴とする薄膜混
    成集積回路。
JP27014586A 1986-11-12 1986-11-12 薄膜混成集積回路 Pending JPS63122224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27014586A JPS63122224A (ja) 1986-11-12 1986-11-12 薄膜混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27014586A JPS63122224A (ja) 1986-11-12 1986-11-12 薄膜混成集積回路

Publications (1)

Publication Number Publication Date
JPS63122224A true JPS63122224A (ja) 1988-05-26

Family

ID=17482169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27014586A Pending JPS63122224A (ja) 1986-11-12 1986-11-12 薄膜混成集積回路

Country Status (1)

Country Link
JP (1) JPS63122224A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0394638A2 (en) * 1989-04-26 1990-10-31 International Business Machines Corporation Method of etching polyimides and resulting passivation structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0394638A2 (en) * 1989-04-26 1990-10-31 International Business Machines Corporation Method of etching polyimides and resulting passivation structures

Similar Documents

Publication Publication Date Title
KR100229572B1 (ko) 스택가능형 층상회로기판 구조의제조방법
US5049980A (en) Electronic circuit device and method of manufacturing same
JP2002043752A (ja) 配線基板,多層配線基板およびそれらの製造方法
JPH0241192B2 (ja)
JP2881270B2 (ja) 多層配線基板の製造方法
JP2688446B2 (ja) 多層配線基板およびその製造方法
JPS63122224A (ja) 薄膜混成集積回路
JPS6359535B2 (ja)
JP2530008B2 (ja) 配線基板の製造方法
JPH05110229A (ja) 電気接続要素
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
JPH06124850A (ja) 積層複合電子部品
JPH07240434A (ja) バンプ電極、およびその製造方法
JPH0263190A (ja) 表面保護膜
JP2868779B2 (ja) Tab用テープ
JP2746798B2 (ja) 配線基板
JP2918994B2 (ja) 回路基板及び多層回路基板の製造方法
JPH0442592A (ja) 金属コア回路基板
JPS6089996A (ja) 多層回路基板
JP2000174423A (ja) 配線基板およびその製造方法
JPS63268296A (ja) 多層プリント配線板の製法
JPS6346592B2 (ja)
JP2001203440A (ja) 配線基板
JPH0697662A (ja) 薄膜多層基板
JPS5890797A (ja) 電子部品の製造方法