JPH05347463A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH05347463A JPH05347463A JP4154696A JP15469692A JPH05347463A JP H05347463 A JPH05347463 A JP H05347463A JP 4154696 A JP4154696 A JP 4154696A JP 15469692 A JP15469692 A JP 15469692A JP H05347463 A JPH05347463 A JP H05347463A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- insulating layer
- thick film
- pattern
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 積層構造を持つ混成集積回路装置において、
小型・高集積化かつ高性能化を図ることを目的とする。 【構成】 絶縁基板１１上に分離・絶縁のための第１絶
縁層１４を介して第１、第２導体パターン１３，１６を
それぞれの目的構成で形成し、かつ第１、第２導体パタ
ーン１３，１６を接続する構造とするものである。
小型・高集積化かつ高性能化を図ることを目的とする。 【構成】 絶縁基板１１上に分離・絶縁のための第１絶
縁層１４を介して第１、第２導体パターン１３，１６を
それぞれの目的構成で形成し、かつ第１、第２導体パタ
ーン１３，１６を接続する構造とするものである。
Description
【０００１】
【産業上の利用分野】本発明は積層構造を有する混成集
積回路装置に関するものである。
積回路装置に関するものである。
【０００２】
【従来の技術】従来の混成集積回路装置は、例えば、図
４に示す様な構成である。図において、１はアルミナ材
等からなる基板、２は表面と裏面を接続するスルーホー
ル、３は厚膜材からなる下部導体パターン、４は分離用
絶縁層で、厚膜材からなる上部導体パターン６と下部導
体パターン３間に設けられている。７は各種電子デバイ
ス取付実装用のランド、８は印刷抵抗体である。図５に
その断面構造を示す。
４に示す様な構成である。図において、１はアルミナ材
等からなる基板、２は表面と裏面を接続するスルーホー
ル、３は厚膜材からなる下部導体パターン、４は分離用
絶縁層で、厚膜材からなる上部導体パターン６と下部導
体パターン３間に設けられている。７は各種電子デバイ
ス取付実装用のランド、８は印刷抵抗体である。図５に
その断面構造を示す。
【０００３】
【発明が解決しようとする課題】前記の構造の混成集積
回路装置では、スルーホール、印刷抵抗体、取付実装用
ランドを下部導体パターンに形成し、上部導体パターン
は限られた部分しか形成していないので、配線・配置の
自由度が限定され、小型・高集積度が困難であった。
回路装置では、スルーホール、印刷抵抗体、取付実装用
ランドを下部導体パターンに形成し、上部導体パターン
は限られた部分しか形成していないので、配線・配置の
自由度が限定され、小型・高集積度が困難であった。
【０００４】
【課題を解決するための手段】前記課題を解決するため
に本発明は、積層構造の混成集積回路装置において、配
線接続やスルーホール形成用の第１導体パターンと、Ｃ
・Ｒ・Ｌの部品や個別デバイス及びベアチップデバイス
取付用のランドを有する第２導体パターンとの間に、第
１絶縁層を基板のほぼ全面に設けたものである。また、
第１と第２導体パターン間の接続は所定個所及びスルー
ホール上にて、第１絶縁層に窓をあけて行い、最上部の
所定の個所に保護絶縁層を設けたものである。
に本発明は、積層構造の混成集積回路装置において、配
線接続やスルーホール形成用の第１導体パターンと、Ｃ
・Ｒ・Ｌの部品や個別デバイス及びベアチップデバイス
取付用のランドを有する第２導体パターンとの間に、第
１絶縁層を基板のほぼ全面に設けたものである。また、
第１と第２導体パターン間の接続は所定個所及びスルー
ホール上にて、第１絶縁層に窓をあけて行い、最上部の
所定の個所に保護絶縁層を設けたものである。
【０００５】
【作用】この構成の混成集積回路装置においては、絶縁
層を介した第１と第２の導体層に分担構成することが出
来るので最適な小型・高集積なものとなる。
層を介した第１と第２の導体層に分担構成することが出
来るので最適な小型・高集積なものとなる。
【０００６】
【実施例】以下、本発明の一実施例を図面とともに説明
する。図において、アルミナ材等からなる絶縁基板１１
の片面に、他面と接続するスルーホール１２の電極や接
続配線及びシールド用等の厚膜電極材からなる第１導体
パターン１３を形成する。この第１導体パターン１３上
に、前記絶縁基板１１とほぼ同じ面積の厚膜材の誘電体
あるいは絶縁材からなる第１絶縁層１４を設け、この第
１絶縁層１４上にＣ・Ｒ・Ｌ形成や、ベアチップ等の電
子部品を接続するランドを有する接続配線等の厚膜電極
材からなる第２導体パターン１６を設けている。この第
２導体パターン１６上の必要個所には厚膜材等からなる
保護絶縁層１９が設けられている。
する。図において、アルミナ材等からなる絶縁基板１１
の片面に、他面と接続するスルーホール１２の電極や接
続配線及びシールド用等の厚膜電極材からなる第１導体
パターン１３を形成する。この第１導体パターン１３上
に、前記絶縁基板１１とほぼ同じ面積の厚膜材の誘電体
あるいは絶縁材からなる第１絶縁層１４を設け、この第
１絶縁層１４上にＣ・Ｒ・Ｌ形成や、ベアチップ等の電
子部品を接続するランドを有する接続配線等の厚膜電極
材からなる第２導体パターン１６を設けている。この第
２導体パターン１６上の必要個所には厚膜材等からなる
保護絶縁層１９が設けられている。
【０００７】１７は各種電子部品の取付用のはんだラン
ド、１８は厚膜材からなる印刷抵抗体である。また、第
１絶縁層１４には、第２導体パターン１６と第１導体パ
ターン１３との接続を行うためのコンタクト用の窓１５
が所定の個所に設けられている。
ド、１８は厚膜材からなる印刷抵抗体である。また、第
１絶縁層１４には、第２導体パターン１６と第１導体パ
ターン１３との接続を行うためのコンタクト用の窓１５
が所定の個所に設けられている。
【０００８】図２はその断面を示している。図３は小型
・高密度化のための他の実施例であり、この実施例で
は、はんだランド１７の一部分を第１絶縁層１４に設け
た窓２０を通して、第１導体パターン１３からなるスル
ーホール１２の電極に接続している。
・高密度化のための他の実施例であり、この実施例で
は、はんだランド１７の一部分を第１絶縁層１４に設け
た窓２０を通して、第１導体パターン１３からなるスル
ーホール１２の電極に接続している。
【０００９】
【発明の効果】以上の様に本発明によれば、絶縁層を介
した第１と第２の導体パターンに最適分担構成している
ので、設計自由度が得られ、小型・高集積で高性能な積
層構造の混成集積回路装置を提供することができる。
した第１と第２の導体パターンに最適分担構成している
ので、設計自由度が得られ、小型・高集積で高性能な積
層構造の混成集積回路装置を提供することができる。
【図１】本発明の一実施例による混成集積回路装置の平
面図
面図
【図２】同じく断面図
【図３】本発明の他の実施例を示す平面図
【図４】従来例の混成集積回路装置における平面図
【図５】同じく断面図
１１ 絶縁基板 １２ スルーホール １３ 第１導体パターン １４ 第１絶縁層 １５ 窓 １６ 第２導体パターン １７ はんだランド １８ 印刷抵抗体 １９ 保護絶縁層 ２０ 窓
Claims (2)
- 【請求項１】絶縁基板上に設けた第１導体パターンと、
この第１導体パターン上全面に設けた第１絶縁層と、こ
の第１絶縁層上に設けられかつ前記第１導体パターンと
接続する部分及び電子部品が接続されるランドを有する
第２導体パターンと、この第２導体パターン上に設けた
保護絶縁層とを備えた混成集積回路装置。 - 【請求項２】第２導体パターンの一部と第１導体パター
ンとを、第１絶縁層の窓を介して接続してなる請求項１
記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154696A JPH05347463A (ja) | 1992-06-15 | 1992-06-15 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154696A JPH05347463A (ja) | 1992-06-15 | 1992-06-15 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347463A true JPH05347463A (ja) | 1993-12-27 |
Family
ID=15589950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154696A Pending JPH05347463A (ja) | 1992-06-15 | 1992-06-15 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347463A (ja) |
-
1992
- 1992-06-15 JP JP4154696A patent/JPH05347463A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| KR930001361A (ko) | 플립 칩 실장 및 결선 패키지 및 그 방법 | |
| US4949220A (en) | Hybrid IC with heat sink | |
| US6916706B2 (en) | Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| KR20010049422A (ko) | 고주파 모듈 | |
| JP2003051427A (ja) | キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPH05347463A (ja) | 混成集積回路装置 | |
| JP2621342B2 (ja) | 多層配線基板 | |
| JPH03209795A (ja) | 多層プリント基板 | |
| JPH04139783A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JP2863358B2 (ja) | セラミック多層基板 | |
| KR200309911Y1 (ko) | 다층 배선 | |
| JP2697345B2 (ja) | 混成集積回路 | |
| JPS6214717Y2 (ja) | ||
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPS62106635A (ja) | 半導体装置 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPH08307056A (ja) | 多層配線基板 | |
| JP2001118948A (ja) | 半導体素子搭載基板 | |
| JPH06120624A (ja) | 微細多層配線板構造 | |
| JPH08307096A (ja) | 電子部品実装方法および電子部品実装板 | |
| JPS5810862B2 (ja) | 厚膜集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20101120 |
|
| LAPS | Cancellation because of no payment of annual fees |