JPH0263132A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0263132A JPH0263132A JP21430988A JP21430988A JPH0263132A JP H0263132 A JPH0263132 A JP H0263132A JP 21430988 A JP21430988 A JP 21430988A JP 21430988 A JP21430988 A JP 21430988A JP H0263132 A JPH0263132 A JP H0263132A
- Authority
- JP
- Japan
- Prior art keywords
- via holes
- pads
- semiconductor device
- probe needles
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000523 sample Substances 0.000 abstract description 18
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体基板の表面と裏面とを接続するバイア
ホールを複数有する半導体装置に関し、特にバイアホー
ルの基板表裏面の導通チエツクを容易にするものである
。
ホールを複数有する半導体装置に関し、特にバイアホー
ルの基板表裏面の導通チエツクを容易にするものである
。
第４図は従来の半導体装置を示す平面図で、図において
、（１）はソース電極、（２）はドレイン電極、（３）
はゲート電極、（４）はソース電極（１）を半導体基板
裏面と電気的に接続するためのバイアホール、（６）は
プローブ針（６）が接触できる面積を持つパッドである
。
、（１）はソース電極、（２）はドレイン電極、（３）
はゲート電極、（４）はソース電極（１）を半導体基板
裏面と電気的に接続するためのバイアホール、（６）は
プローブ針（６）が接触できる面積を持つパッドである
。
このような構造の半導体装置においてバイアホール（４
）が半導６体基板の表面と裏面で、完全に導通している
かは例えば第４図に示すように、バイアホール（４）の
半導体基板表面側に前記バイアホール（４）に電気的に
接続して設けられたパッド（５）にプローブ針（６）を
接続し、■という電圧をパッド（５）と半導体基板裏面
に印加して電流の有無により判定していた。そして、こ
の半導体装置が有するバイアホールの数だけの導通チエ
ツクが必要であった。
）が半導６体基板の表面と裏面で、完全に導通している
かは例えば第４図に示すように、バイアホール（４）の
半導体基板表面側に前記バイアホール（４）に電気的に
接続して設けられたパッド（５）にプローブ針（６）を
接続し、■という電圧をパッド（５）と半導体基板裏面
に印加して電流の有無により判定していた。そして、こ
の半導体装置が有するバイアホールの数だけの導通チエ
ツクが必要であった。
従来の半導体装置は以上のように構成されていたので、
バイアホールの数が多くなってくるとその数と同数のバ
イアホール導通チエツクを実施する必要があり、測定時
間が増大するという問題点があった。
バイアホールの数が多くなってくるとその数と同数のバ
イアホール導通チエツクを実施する必要があり、測定時
間が増大するという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、バイアホールの基板表裏面導通チエツクが短
時間で行うことができる半導体装置を得ることを目的と
する。
たもので、バイアホールの基板表裏面導通チエツクが短
時間で行うことができる半導体装置を得ることを目的と
する。
この発明に係る半導体装置は半導体基板表面の任意の２
つのバイアホールの間に１つ以上の抵抗とプローブ針接
触用パッドを２つ以上′を設けたものである。
つのバイアホールの間に１つ以上の抵抗とプローブ針接
触用パッドを２つ以上′を設けたものである。
この発明における半導体装置は半導体基板表面の任意の
複数のバイアホールの間に１つ以上の抵抗とプローブ針
接触用パッド２つ以上を設け、このパッドにプローブ針
をそれぞれ接触させ、前記プローブ針間に任意の電圧を
印加し、流れる電流をモニターすることにより、複数の
バイアホールの導通状態を電流値により同時に判断する
。。
複数のバイアホールの間に１つ以上の抵抗とプローブ針
接触用パッド２つ以上を設け、このパッドにプローブ針
をそれぞれ接触させ、前記プローブ針間に任意の電圧を
印加し、流れる電流をモニターすることにより、複数の
バイアホールの導通状態を電流値により同時に判断する
。。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例を示す半導体装置の平面図
で、図において、（１）はソース電極、（２）はドレイ
ン電極、（３）はゲート電極、（４）はソース電極（１
）を半導体基板の裏面と導通させるために設けられたバ
イアホール、（５）はプローブ針が接触できる面積を有
するパッドである。
で、図において、（１）はソース電極、（２）はドレイ
ン電極、（３）はゲート電極、（４）はソース電極（１
）を半導体基板の裏面と導通させるために設けられたバ
イアホール、（５）はプローブ針が接触できる面積を有
するパッドである。
第２図は、バイアホール（４）により半導体基板表裏面
が導通しているかをチエツクするための構成図で、図に
おいて、（６）はプローブ針である。
が導通しているかをチエツクするための構成図で、図に
おいて、（６）はプローブ針である。
第３図（ａ）〜（ｅ）は第２図の導通チエツク構成図を
電気回路図に置き換えた説明図である。
電気回路図に置き換えた説明図である。
次に第２図、第３図を用いて、１記構成による半導体装
置（こおけるバイアホール（４ａ）（４ｂ）の導通チエ
ツクの方法を説明する。
置（こおけるバイアホール（４ａ）（４ｂ）の導通チエ
ツクの方法を説明する。
まず第２図に示すように、パッド（５ａ）、 （５ｂ）
にプローブ針（６）をそれぞれ接触させ、この２本
のプローブ針（６）間に任意の電圧Ｖを印加する。この
時、Ｒ１、Ｒ２＊ Ｒ３の抵抗値に応じた電流がモニタ
ーできる。次に第３図を用いて、バイアホール（軸’）
Ｃ４ｂ’）の状態によりモニターできる電流がどのよう
に変化するかを説明する。
にプローブ針（６）をそれぞれ接触させ、この２本
のプローブ針（６）間に任意の電圧Ｖを印加する。この
時、Ｒ１、Ｒ２＊ Ｒ３の抵抗値に応じた電流がモニタ
ーできる。次に第３図を用いて、バイアホール（軸’）
Ｃ４ｂ’）の状態によりモニターできる電流がどのよう
に変化するかを説明する。
まず、バイアホール（４ａ）（４ｂ）のいずれも基板表
裏面で導通している場合の回路図を第３図（ｂ）に示す
。モニタ電流■は次の（１）式で表せる。
裏面で導通している場合の回路図を第３図（ｂ）に示す
。モニタ電流■は次の（１）式で表せる。
１ ＝Ｖ／（Ｒｓ ／Ｒ２） −−（１）次に、バ
イアホール（４ａ）（４ｂ）のいずれも基板表裏面で導
通していない場合の回路図を第３図（Ｃ）に示す。モニ
タ電流Ｉは次の（２）式で表せる。
イアホール（４ａ）（４ｂ）のいずれも基板表裏面で導
通していない場合の回路図を第３図（Ｃ）に示す。モニ
タ電流Ｉは次の（２）式で表せる。
１ ＝ Ｖ／（Ｒｔ＋ Ｒｚ ）・”・・・−−（２）
次に、バイアホール（４ｂ）のみが導通している場合の
回路図を第３図（ｄ）に示す。モニタ電流Ｉは次の（３
）式で表せる。
次に、バイアホール（４ｂ）のみが導通している場合の
回路図を第３図（ｄ）に示す。モニタ電流Ｉは次の（３
）式で表せる。
１ ＝ Ｖ／Ｒ，・・・ （３）
最後に、バイアホール（４ａ）のみが導通している場合
の回路図を第３図（ｅ）に示す。モニタ電流Ｉは次の（
４）式で表せる。
の回路図を第３図（ｅ）に示す。モニタ電流Ｉは次の（
４）式で表せる。
Ｉ ＝ Ｖ／（Ｒ１／ （Ｒ２＋Ｒｓ） ・旧”・・・
（４）以上に示したように、バイアホール（４ａ）（４
ｂ）の状態に応じてモニタ電流Ｉが異なるため、パッド
（５ａ） （５ｂ）にプローブ針（６）をそれぞれ接触
させて電圧Ｖを印加し、モニタ電流Ｉを判定するだけで
２つのバイアホール（４ａ） （４ｂ）間の状態が同時
に判断ができる。
（４）以上に示したように、バイアホール（４ａ）（４
ｂ）の状態に応じてモニタ電流Ｉが異なるため、パッド
（５ａ） （５ｂ）にプローブ針（６）をそれぞれ接触
させて電圧Ｖを印加し、モニタ電流Ｉを判定するだけで
２つのバイアホール（４ａ） （４ｂ）間の状態が同時
に判断ができる。
なお、上記実施例では抵抗を３つ設けて、２つのバイア
ホールの状態を同時に判別する場合について説明したが
、同時に判別するバイアホールの数は２つを越えてもよ
く、また抵抗の数や回路構成は任意であってもよい。
ホールの状態を同時に判別する場合について説明したが
、同時に判別するバイアホールの数は２つを越えてもよ
く、また抵抗の数や回路構成は任意であってもよい。
以上のようにこの発明によれば、２つのバイアホール間
に複数の抵抗と２つのパッドを設け、このパッド間に任
意の電圧Ｖを印加しこの時のプローブ針に流れる電流を
モニタすることにより、２つのバイアホールの半導体基
板表裏面における導通チエツクが同時に実施でき、従来
の半分の時間で評価が完了できる。
に複数の抵抗と２つのパッドを設け、このパッド間に任
意の電圧Ｖを印加しこの時のプローブ針に流れる電流を
モニタすることにより、２つのバイアホールの半導体基
板表裏面における導通チエツクが同時に実施でき、従来
の半分の時間で評価が完了できる。
第１図はこの発明の半導体装置の一実施例を説明するた
めの平面図、第２図はバイアホールの導通をチエツクす
るための構成図、第３図（ａ）〜（ｅ）は第２図の各接
触状態を示す説明図、第４図は従来の半導体装置の平面
図である。 図において、（１）はソース電極、（２）はドレイン電
極、（３）はゲート電極、（４）はバイアホール、（５
）はパッド、（６）はプローブ針である。 なお、図中、同一符号は同一、又は相当部分を示す。
めの平面図、第２図はバイアホールの導通をチエツクす
るための構成図、第３図（ａ）〜（ｅ）は第２図の各接
触状態を示す説明図、第４図は従来の半導体装置の平面
図である。 図において、（１）はソース電極、（２）はドレイン電
極、（３）はゲート電極、（４）はバイアホール、（５
）はパッド、（６）はプローブ針である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体基板上に形成された複数のバイアホールを有す
る半導体装置において、前記バイアホールの中の任意の
２つ以上のバイアホールを１組とし各組の複数バイアホ
ールを少なくとも１つ以上の抵抗と、２つ以上のパッド
により電気的に接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21430988A JPH0263132A (ja) | 1988-08-29 | 1988-08-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21430988A JPH0263132A (ja) | 1988-08-29 | 1988-08-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263132A true JPH0263132A (ja) | 1990-03-02 |
Family
ID=16653610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21430988A Pending JPH0263132A (ja) | 1988-08-29 | 1988-08-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263132A (ja) |
-
1988
- 1988-08-29 JP JP21430988A patent/JPH0263132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0625800B2 (ja) | 回路ボードと試験治具間の接続性を確認する方法およびその装置 | |
| JPH0263132A (ja) | 半導体装置 | |
| JP3227207B2 (ja) | 半導体装置およびその測定方法 | |
| JPS6216009B2 (ja) | ||
| JP2000077459A (ja) | 半導体装置及びその検査方法 | |
| JP2707119B2 (ja) | 基板用プローブ | |
| JPS61274278A (ja) | 基板の導通測定治具 | |
| JPH0412468Y2 (ja) | ||
| JP2977959B2 (ja) | 半導体装置およびその測定方法 | |
| JPS58123478A (ja) | プリント板検査装置 | |
| JPS601890Y2 (ja) | 溶接ト−チ接触検出回路 | |
| JPH07104023A (ja) | プリント基板検査方法 | |
| JPH0982714A (ja) | 半導体集積回路の入出力端子 | |
| JP2985432B2 (ja) | 電気的特性検査装置 | |
| JP2002214274A (ja) | 回路配線の検査方法 | |
| JPS62294978A (ja) | スル−ホ−ルの導通不良の検出方法 | |
| JPH07191079A (ja) | 半導体集積回路の評価方法及び評価治具 | |
| JPH09203716A (ja) | 半導体装置の試験方法 | |
| JPS62265731A (ja) | リ−ドフレ−ム | |
| JPH06324080A (ja) | Ｒｆプローブヘッド | |
| JPH02190773A (ja) | 印刷配線板の検査方法 | |
| JPH09281140A (ja) | プローブ装置 | |
| JPH02187047A (ja) | フィルムキャリア | |
| JPH054034B2 (ja) | ||
| JPS63273330A (ja) | 半導体装置 |