JPH0258834A - 副生物を用いたリフトオフ工程 - Google Patents

副生物を用いたリフトオフ工程

Info

Publication number
JPH0258834A
JPH0258834A JP1171356A JP17135689A JPH0258834A JP H0258834 A JPH0258834 A JP H0258834A JP 1171356 A JP1171356 A JP 1171356A JP 17135689 A JP17135689 A JP 17135689A JP H0258834 A JPH0258834 A JP H0258834A
Authority
JP
Japan
Prior art keywords
lift
layer
metal
insulating layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1171356A
Other languages
English (en)
Inventor
Han-Su Park
パーク ハン―ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0258834A publication Critical patent/JPH0258834A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体の製造に関し、特に、副生物を用いた
リフトオフ(lift−off)工程に関する。
[従来の技術及び発明が解決しようとする課題]リフト
オフ工程を用いて不必要な部分を除去する場合、接続窓
を形成する時のように、半導体装置のチップ当りの形成
面積が非常に小さい時には大部分の領域を除去しなけれ
ばならないので、リフトオフ工程を効果的に使用するこ
とができない。
更に、より悪い場合には、残されるべき部分が除去され
るべき部分よりもずっと小さいので、リフトオフ工程後
に、残されるべき部分までも除去される場合がある。
また、除去されるべき部分が大きい場合、従来の方法に
よると、リフトオフに必要な時間が長くなり、この結果
、汚染の確率が高くなって清浄性に関して問題が発生し
、結局、半導体装置の質が低下するという問題点が従来
の方法にはあった。
特に、半導体の製造工程が進むにつれて自然発生的に形
成されるステップ(階段状部分)によって引き起こされ
るところの問題点であって、ホトレジスト及び金属を塗
布する際に生ずるものを解決する目的で多層ホトレジス
トを用いてリフトオフ工程が行われる場合、リフトオフ
工程が半導体装置に及ぼす影響は大きい。
本発明は上述のような点に鑑みてなされたものであり、
本発明の目的は、多層ホトレジストを用いるリフトオフ
工程において、熱又は光に起因する副生物の力を用いる
ことにより、ホトレジストの平坦な層を除去するのに必
要なリフトオフ工程所要時間を短縮させることにある。
本発明に関連する副生物の力を用いてリフトオフ工程が
行われると、従来のリフトオフ工程所要時間が20分の
1以下に短縮される。
[課題を解決するための手段] 上記目的を達成するため、本発明によれば、半導体の製
造におけるリフトオフ工程であって、金属を付着させた
後の不必要な部分の金属を、副生物であって、シリコン
基板上に加えられる熱又は光によってホトレジストから
生成されるものを用いて除去し、もって、リフトオフ工
程所要時間が短縮される、副生物を用いたリフトオフ工
程が提供される。
[実 施 例コ 以下、添付図面を参照して本発明の実施例について説明
する。
半導体の製造工程が進むにつれて、シリコン基板上に階
段状部分即ちステップが自然に形成される。そのような
場合、照射された光がマスクパターンの周囲に広がって
ウェーハ表面のパターンを変化させるという、ホトマス
キングにおける問題が発生する。また、そのようなステ
ップは、金属蒸着工程においても問題を引き起こす。
金属蒸着工程の主要な目的は、均一な金属層を形成する
ことであるが、ステップがあると、薄い金属層を均一に
形成することは非常に困難である。
最悪の場合、ステップを有する層がホトレジスト又は金
属薄層で覆われると、断切れ(opening)現象が
発生する場合もある。
ステップを有する絶縁層上にホトレジストが付着させら
れると、絶縁層の各ステップにおける厚さの差により、
その上に付着させられるホトレジスト層の厚さにも差異
が生ずる。ここに光が当てられると、ホトレジスト層の
厚さの差異のために、接続窓のパターンの大きさが均一
に形成されず、従って、接続窓の大きさも均一ではなく
なる。
そのような接続窓に金属を付着させると、形成された接
続窓の縦横比が異なることになるので、均一な金属層が
形成されず、しかも、最悪の場合には、断切れ現象が発
生する。
そのような問題点を除去するため、絶縁層をエツチング
する前に、平坦な層が形成される。即ち、第1図(A)
に示されているように、平坦層7が、絶縁層6上にホト
レジストによって形成される。
そして再び、絶縁層8がその平坦層7上に形成される。
次に、ホトレジスト層9の形成後に、接続窓のパターン
が形成される。絶縁層8及び平坦層7は、その接続窓の
パターンに従ってエツチングされる。
平坦層7、絶縁層8及びホトレジスト層9をマスクとし
て用いて絶縁層6上の接続窓のパターンがエツチングさ
れると、第1図(B)に示されているもののようになる
絶縁層6内の接続窓の部分のエツチング後に、反応性イ
オンエツチング法を用いてアンダーカットが行われ、第
1図(C)に示されているようなものが形成される。
ここで、平坦層7をアンダーカットせしめることにより
、第1図(D)に示されているような金属1oの付着後
に、平坦層7、絶縁層8及び該絶縁層8上の金属10が
リフトオフ工程によって除去される際に、絶縁層6内の
接続窓に隣接する領域における金属が完全には除去され
ないで一部が残留するという現象が防止される。
次の工程で、第1図(D)に示されているように、接続
窓及び絶縁層8上への金属10の多層付着が行われる。
所望の部分のパターンのみを残すため、平坦層7、絶縁
層8及び該絶縁層8上の金属10が、除去されなければ
ならない。
この時、除去されるべき部分が、残されるべき部分(接
続窓内に充填されている金属)よりもずっと大きいので
、リフトオフ工程に費やされる工程所要時間がかなり長
くなり、しかも、金属が完全には除去され得ず、このた
め、半導体装置の品質が低下するという問題が生ずる。
従って、第2図に示されているように、リフトオフ工程
を行う前に、加熱による熱又は紫外線がシリコン基板上
に加えられるならば、平坦層7であるホトレジストから
窒素ガス、水、アンモニアガス等の副生物が生成されて
気泡や湿気が生ずるので、絶縁層6と平坦層7との間に
間隙が形成される。
このように絶縁層6と平坦層7との間に間隙が形成され
ることによってリフトオフ工程が容易になり、ガスを吹
き込むというような物理的な力によっても平坦層は容易
に除去され得る。
[発明の効果コ 以上のように、本発明によれば、リフトオフ工程に費や
される工程所要時間が20分の1以下にも短縮され得、
しかも、良好な品質の清浄な半導体装置が得られ。
なお、本発明は、均一な金属と金属とを連結するために
、平坦層7上に付着させられた絶縁層8と接続窓との上
に金属が先ず付着させられ、そして、平坦層7、絶縁層
8及び該絶縁層8の頂部上の金属が除去された後、絶縁
層6上に金属を再び付着させることによって絶縁層6及
び接続窓上に金属が付着させられる方法におけるリフト
オフ工程に関しているが、本発明はこれだけに限定され
るものではない。
例えば、接続窓及び絶縁層上に金属が同時に付着させら
れる従来の方法においても、本発明に係る、副生物を利
用するリフトオフ工程により、工程時間を短縮せしめる
ことができる。
【図面の簡単な説明】
第1図は、接続窓の形成及びリフトオフ工程を示す断面
図、並びに 第2図は、副生物によるリフトオフ工程を示す断面図で
ある。 1.2.3・・・導体層 4.5.6・・・絶縁層 7・・・平坦層 8・・・絶縁層 9・・・ホトレジスト層 10・・・金属 FIG、1 FIG、 2

Claims (1)

    【特許請求の範囲】
  1. 1、半導体の製造におけるリフトオフ工程であって、金
    属を付着させた後の不必要な部分の金属を、副生物であ
    って、シリコン基板上に加えられる熱又は光によってホ
    トレジストから生成されるものを用いて除去し、もって
    、リフトオフ工程所要時間が短縮される、副生物を用い
    たリフトオフ工程。
JP1171356A 1988-07-21 1989-07-04 副生物を用いたリフトオフ工程 Pending JPH0258834A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019880009158A KR920002028B1 (ko) 1988-07-21 1988-07-21 부산물을 이용한 리프트 오프 공정
KR88-9158 1988-07-21

Publications (1)

Publication Number Publication Date
JPH0258834A true JPH0258834A (ja) 1990-02-28

Family

ID=19276287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1171356A Pending JPH0258834A (ja) 1988-07-21 1989-07-04 副生物を用いたリフトオフ工程

Country Status (2)

Country Link
JP (1) JPH0258834A (ja)
KR (1) KR920002028B1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570028A (en) * 1978-11-20 1980-05-27 Matsushita Electric Ind Co Ltd Fabricating method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570028A (en) * 1978-11-20 1980-05-27 Matsushita Electric Ind Co Ltd Fabricating method of semiconductor device

Also Published As

Publication number Publication date
KR900002400A (ko) 1990-02-28
KR920002028B1 (ko) 1992-03-09

Similar Documents

Publication Publication Date Title
JPS63116430A (ja) マスク形成方法
JP2720023B2 (ja) 半導体装置の製造方法
JP2765561B2 (ja) 微細空中配線の作製方法
JPH0258834A (ja) 副生物を用いたリフトオフ工程
EP0178654A2 (en) Method of manufacturing a semiconductor device comprising a method of patterning an organic material
JPH0458167B2 (ja)
KR20030000475A (ko) 패턴 형성 방법
KR100460798B1 (ko) 반도체소자제조방법
JPS61172336A (ja) 半導体装置電極開口部の形成方法
JPH01189923A (ja) 半導体装置の製造方法
KR0141176B1 (ko) 웨이퍼의 엣지 처리방법
JPH0831710A (ja) 半導体装置の製造方法
JPH118222A (ja) シリコン基板の加工方法
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
KR100333370B1 (ko) 반도체 소자의 제조 방법
KR960013140B1 (ko) 반도체 소자의 제조 방법
KR960006435B1 (ko) 반도체 소자의 금속배선 형성 방법
KR0172232B1 (ko) 금속패턴 형성방법
JPS5950053B2 (ja) 写真蝕刻方法
JPH05129253A (ja) 半導体装置の製造方法
JPS5854631A (ja) 半導体装置の製造方法
JPH0485823A (ja) 半導体装置の製造方法
KR19990005821A (ko) 반도체장치의 폴리실리콘 패턴 형성방법
JPS583230A (ja) 半導体装置の製造方法
JPH06291198A (ja) 半導体装置の製造方法