JPH0250641A

JPH0250641A - ダイレクトメモリアクセスコントローラによるデイジタル信号挿入方式

Info

Publication number: JPH0250641A
Application number: JP63201455A
Authority: JP
Inventors: Motoo Nishihara; 西原　基夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-08-12
Filing date: 1988-08-12
Publication date: 1990-02-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はディジタル信号の挿入技術に関し、特に通常時
使用回線と挿入回線との間の回線切替え技術に関する。

（従来の技術）従来、この種のディジタル信号挿入技術は、第４図に示
すように構成されていた。

第４図において、１０１は端末、１０２は端末イノター
フエース部、１０３は伝送路インターフェース部である
。

１０４は伝送路、４０１はスイッチ、４０４は制御部、
４０５は制御フレーム検出回路である。

第４図において、上り回線におい【は制御部４０４によ
り制御フレーム検出口Ｍ４０３ｔ−監視し、トラヒック
の少ない回線を利用して挿入回線に接続するため、信号
線４０７上に回線設定情報を出力し、スイッチ４０１に
おいて回線の切替えを行う。

いっぽう、下り回線においては、制御部４゜４により信
号線４０６上の伝送路回線種別情報を監視し、信号線４
０７上に回線設定情報を出力し、スイッチ４０１におい
【回線の切替えを行う。

（発明が解決しようとする課題）上述した従来のディジタル信号挿入技術においては、Ｃ
ＰＵによる監視動作を含むため、通常時使用回線と挿入
回線との切替えにＣＰＵ動作分の遅延が生じるという欠
点がある。

さらに、ＣＰＵの動作時間が伝送路におけるフレーム周
期より長い場合には、端末インターフェース部と伝送路
インターフェース部とにデータ信号保持用のバッファが
必要となり、ハードウェア規模が増大するという欠点が
ある。

本発明の目的は、通常時使用回線か、あるいは挿入回線
かの伝送路回線の切替え処理をＣＰＵによって行わずに
ＤＭＡＣを使用したハードウェア回路により実現するこ
とにより上記欠点を除去し、ハードウェア規模の増大す
ることがないように構成したダイレクトメモリアクセス
（以後、ＤＭＡと称する。）コントローラによるディジ
タル信号挿入方式を提供するととくある。

（課題を解決するための手段）本発明によるダイレクトメモリアクセエコ／トローラに
よるディジタル信号挿入方式は、端末インターフェース
部と、信号検出回路と、シリアル・パラレル変換回路と
、パラレル・シリアル変換回路と、入出力メモリと、Ｒ
ＯＭと、ＤＭＡコントローラと、セレクタと、伝送路イ
ンターフェース部とを真備して端末から伝送路へデータ
を伝送することができるように構成したものである。

端末インターフェース部は、端末からのシリアルデータ
を受信して通常時使用回線、および挿入回線に出力する
ためのものである。

信号検出回路は、挿入回線上でシリアルデータの有無を
検出してり四ツクを出力するためのものである。

シリアル・パラレル変換回路は、端末インターフェース
部によりシリアルデータが受信されているときに、クロ
ックによってシリアルデータを等価なパラレルデータに
変換するためのものである。

パラレル・シリアル変換回路は、パラレルデータ上シリ
アルデータに変換して再送出するためのものである。

入出力メモリは、シリアル・パラレル変換回路から得ら
れるパラレルデータを格納するためのものである。

ＲＯＭは、信号検出回路の出力に応じて設定：Ｉｉンド
を発生するためのものである。

ＤＭＡコントローラは、ＤＭＡＩ！！求の入力時に設定
コーｒ／ドによりＤＭＡ許可を出力して、入出力メモリ
のデータをパラレル・シリアル変換回路へ出力させるた
めのものである。

セレクタは、通常時使用回線上のシリアルデータか、あ
るいは挿入回線からパラレル・シリアル変換回路を通り
て得られたシリアルデータかを選択するためのものであ
る。

伝送路インターフェース部は、セレクタの出力を伝送路
に送出するためのものである。

（実施例）次に、本発明について図面を参照して説明する。

第１図は、本発明によるＤＭＡコントローラによるディ
ジタル信号挿入方式の一実施例を示すブロック図であり
、端末から伝送路へのデータの流れを示すものである。

第１図において、１０１１，１０１２は端末、１０２は
端末インターフェースと回路内インターフェースとの交
換を行うための端末インターフェースｉ、１０３）［１
路インターフエースと伝送路インターフェースとの交換
を行うための伝送路インターフェース部、１０４は伝送
路、１０５は挿入回線、１０６１．１０６２はそれぞれ
信号検出回路、１０７は入力クロック信号線、１０８は
シリアル・パラレル変換回路、１０９は通常時使用回線
、１１０はカウンタ、１１１は入力メモリ、１１２はＲ
ＯＭ、１１３は出力メモリ、１１４はＤＭＡコントロー
２．１１５はデータバス、１１６はパラレル・シリアル
変換回路、１１７は無信号検出用信号線、１１８はＤＭ
Ａコントローラ１１４のＤＭＡ転送許可信号線、１１９
はセレクタ、１２０は信号検出回路１０６における挿入
回線１０５上の信号のデータ受信量を示す信号線、１２
１はタイミング発生回路である。また、ＲＯＭ１１２は
ＤＭＡコントローラ１１４を設定するためのものである
。

第２図は、本発明によるＤＭＡコントローラによるディ
ジタル信号挿入方式の一実施例を示すブロック図であり
、伝送路から端末へのデータの流れを示すものである。

第２図において、２１１．２０１２はそれぞれ端末イン
ターフェース速度への速波変換回路、２０２は伝送路１
０４から端末１０１１．１０１２への信号線、２０３は
信号８２０２上におけるマルチフレームの制御フレーム
により、信号線２０２上の信号が通常時使用回線１０９
のものであるか、あるいは挿入回線１０５のものである
かを判別するための選別回路、２０４は選別回路２０３
から出力される信号が通常時使用回線１０９のものであ
るか、あるいは挿入回線１０５のものであるか選別する
ための選別信号線である。

第３図は、第１図の伝送路１０４上におけるマルチフレ
ームの一例を示す説明図である。

第３図において、３０１は基本フレーム、３０２はマル
チフレーム、３０３はマルチフレームのひとつの基本フ
レームとしての制御フレームである。

端末インターフェース部１０２は、端末１０１１．１０
１２と通常時使用回路１０９、または端末１０１１．１
０１２と挿入回線１０５との間のインターフェース変換
を行い、信号検出回路１０６１は挿入回線１０５上の信
号をモニターする。端末インターフェース部１０２がデ
ータ信号線を検出したときには、信号線１０７上のクロ
ックをシリアル・パラレル変換回路１０８に対して出力
する。同時に、検出されたデータ信号の信号量をカウン
トし、リアル・タイムで当該カウント値を信号線１２０
を介してＲＯＭ１１２に出力する。

ＲＯＭＩ　１２はカウンタ１１０のカウント値と信号線
１２０からのカウント値とを入力し、ＤＭＡコントロー
ラ１１４への設定コマンドを発生する。シリアル・パラ
レル変換回路１０８は信号線１０７上のクロックをもと
に挿入回線１０５上のデータをシリアル・パラレル変換
し、タイミング発生回路１２１のタイミング出力により
入力メモリ１１１によりラッチデータを出力する。

ＤＭＡコントローラ１１４は、タイミング発生回路１２
１のタイミング出力により、ＲＯＭ１１２よりデータバ
ス１１５を通して設定コマンドを入力し、ＤＭＡ要求信
号により入力される信号線１１７上の検出信号をトリガ
として、信号線１１８上ＫＤＭＡ許可信号を出力し、入
カメモリ１１１からデータバス１１５を通して出力メモ
リ１１３へ、挿入回線１０５からのパラレル変換後のデ
ータをＤＭＡ転送する。

出力メモリ１１３は、ＤＭＡコントローラ１１４による
ＤＭＡ転送により受取られたデータを、タイミング発生
回路１２１のタイミングをもとにしてパラレル・シリア
ル変換回路１１６に出力する。パラレルシリアル変換回
路１１６は、出力メモリ１１３から受取られたデータを
パラレル・シリアル変換し、セレクタ１１９に出力する
。

信号検出回路１０６２は通常時使用回線１０９上のデー
タをモニタし、データ信号の無い状態を検出する。そこ
で、信号検出回路１０６２はＤＭＡコントローラ１１４
に信号線１１７を介して検出信号を出力する。信号線１
１７上の検出信号は、ＤＭＡコントローラ１１４のＤＭ
状要求信号端子に入力される。信号線１１８上のＤＭＡ
許可信号は、ＤＭＡコントローラ１１４より出力され、
セレクタ１１９のセレクト信号端子に入力される。

セレクタ１１９は、信号線１１８上のＤＭＡ許可信号を
もとに通常時使用回線１０９か、あるいは挿入回線１０
５かの選択を行い、伝送路インターフェース部１０３に
対して選択されたデータを送出する。伝送路インターフ
ェース部１０３は、回路内インターフェース信号を伝送
路インターフェース信号に変換し、伝送路１０４に出力
する。

伝送路１０４上に出力されるマルチフレーム構成を有し
、マルチフレーム内のひとつの基本フレームとして制御
フレーム３０３ｔ−もつ。制御フレーム３０３には、マ
ルチフレーム内における通常時使用回線１０９と挿入回
線１０５とのタイムスロット割当て情報が含まれている
。

選別回路２０３は信号線２０２上の信号をモ二夕シ、マ
ルチフレーム内ｏ制御７　ｖ　−ム３０３ｔ−検出して
信号線２０２上で通常時使用回線１０９であるか、ある
いは挿入回線１０５であるかの判別を行い、信号線２０
４１．２０４２上に信号種別選択信号を出力する。速度
変換回路２０１１．２０１２は信号線２０４１．２０４
２上の信号種別選択信号をもとに信号線２゜２上のデー
タを入力し、端末インターフェース部１０２の速度に応
じた速度の信号へと変換する。端末インターフェース部
１０２は通常時使用回線１０９、または挿入回路１０５
からデータを入力し、各端末１０１１．１０１２に適応
した信号に変換して出力する。

（発明の効果）以上説明したように本発明は、通常時使用回線か、ある
いは挿入回線の伝送路回線の切替え処理をＣＰＵによっ
て行われずにＤＭＡＣｔ−利用したハードウェア回路に
より実現することにより、第１に回線のトラック状況に
リアルタイムで対応できるという効果、第２の全体の回
路規模を縮小できるという効果、さらに第３にソフト開
発に必要な経費を削減できるという効果がある。

【図面の簡単な説明】

第１図は、本発Ｆ！ＡＫよるＤＭＡコントローラによる
ディジタル信号挿入方式の一実施例を示し、端末から伝
送路への信号を処理する回路のブロック図である。第２図は、本発明によるＤＭＡコントローラによるディ
ジタル信号挿入方式の一実施例を示し、伝送路から端末
への信号を処理する回路のブロック図である。第３図は、伝送路上におけるマルチフレーム構成例を示
す説明図である。第４図は従来技術によるディジタル信号挿入方式の一実
施例を示すブロック図である。１０１１．１０１２−・・端末１０２・・・端末インターフェース部１０３・・・伝送路インターフェース部１０４−・・伝
送路１０５・・・挿入回線１０６１．１０６２−・・信号検出回路１０８・・・シ
リアル・パラレル変換回路１０９・・・通常時使用回線１１０・・・カウンタ１１１・・・入力メモリ１１２・・・ＲＯＭ１１３・・・出力メモリ１１４・・・ＤＭＡコントローラ１１５．４０２・・・データバス１１６・・・パラレル・シリアル変換回路１１９・・・
セレクタ２０１１．２０１２・・・速度変換回路２０３・・・選
別回路４０１・・・スイッチ４０４・・・制御部４０５・・・制御フレーム検出回路１０７．１１７，１１８，１２０，２０２，２０４１゜
２０４２．４０３，４０６，４０７・・・信号線３０１
〜３０３・・・フレーム３０４・・・フレームビット特許出願人　　日本電気株式会社

Claims

【特許請求の範囲】　端末からのリシアルデータを受信して通常時使用回線
および挿入回線に出力するための端末インターフェース
部と、前記挿入回線上で前記シリアルデータの有無を検
出してクロックを出力するための信号検出回路と、前記
端末インターフェース部により前記シリアルデータが受
信されているときに前記クロックによって前記シリアル
データを等価なパラレルデータに変換するためのシリア
ル・パラレル変換回路と、前記パラレルデータをシリア
ルデータに変換して再送出するためのパラレル・シリア
ル変換回路と、前記シリアル・パラレル変換回路から得
られる前記パラレルデータを格納するための入出力メモ
リと、前記信号検出回路の出力に応じて設定コマンドを
発生するためのＲＯＭと、ＤＭＡ要求の入力時に前記設
定コマンドによりＤＭＡ許可を出力して前記入出力メモ
リのデータを前記パラレル・シリアル変換回路へ出力さ
せるためのＤＭＡコントローラと、前記通常時使用回線
上のシリアルデータか、あるいは前記挿入回線から前記
パラレル・シリアル変換回路を通って得られたシリアル
データかを選択するためのセレクタと、前記セレクタの出力を伝送
路に送出するための伝送路インターフェース部とを具備
して端末から伝送路へデータを伝送することができるよ
うに構成したことを特徴とするダイレクトメモリアクセ
スコントローラによるディジタル信号挿入方式。