JPH0239860B2 - - Google Patents
Info
- Publication number
- JPH0239860B2 JPH0239860B2 JP58137117A JP13711783A JPH0239860B2 JP H0239860 B2 JPH0239860 B2 JP H0239860B2 JP 58137117 A JP58137117 A JP 58137117A JP 13711783 A JP13711783 A JP 13711783A JP H0239860 B2 JPH0239860 B2 JP H0239860B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- sputtering
- film
- bias voltage
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000007789 gas Substances 0.000 claims description 25
- 238000004544 sputter deposition Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000013077 target material Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000000470 constituent Substances 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置における絶縁膜の形成方
法に関するものである。
法に関するものである。
半導体装置における絶縁膜を形成するに当つて
基板にバイアス電圧を印加してスパツタリングを
行うとその絶縁膜の平坦化が図れることは知られ
ているが、その基板バイアス電圧が大きくなる
程、膜の電気特性が悪くなるという問題があつ
た。
基板にバイアス電圧を印加してスパツタリングを
行うとその絶縁膜の平坦化が図れることは知られ
ているが、その基板バイアス電圧が大きくなる
程、膜の電気特性が悪くなるという問題があつ
た。
その一例として二酸化シリコン（SiO2）膜を
バイアス・スパツタリングしたときの、その膜の
電気特性を第１図に示す。第１図は電界強度の平
方根√に対する電流密度ｊとの関係を、バイア
ス電圧をパラメータとして示す。このときの
SiO2膜は膜厚1000Å、スパツタガスはアルゴン
（Ar）、ガス圧力は15ｍTorr、高周波電力は
1.9W／cm2で基板バイアス電圧を50Vおきに０〜
−200Vの範囲に変化させて５種類の試料を作成
した。
バイアス・スパツタリングしたときの、その膜の
電気特性を第１図に示す。第１図は電界強度の平
方根√に対する電流密度ｊとの関係を、バイア
ス電圧をパラメータとして示す。このときの
SiO2膜は膜厚1000Å、スパツタガスはアルゴン
（Ar）、ガス圧力は15ｍTorr、高周波電力は
1.9W／cm2で基板バイアス電圧を50Vおきに０〜
−200Vの範囲に変化させて５種類の試料を作成
した。
図から明らかなように、基板バイアス電圧が小
さい（０〜−50V）ときには、ｊ−√特性は良
好で、例えば9MV／cmの電界強度でｊ＝10-7〜
10-6Ａ／cm2の極めてリーク電流の少ない膜とな
る。しかし、基板バイアス電圧を高く（−100V
〜−200V）すると４〜５桁リーク電流ｊが増加
する。従つて、この従来の方法では基板バイアス
電圧を大きくして平坦化を図ろうとすると膜質が
低下する。
さい（０〜−50V）ときには、ｊ−√特性は良
好で、例えば9MV／cmの電界強度でｊ＝10-7〜
10-6Ａ／cm2の極めてリーク電流の少ない膜とな
る。しかし、基板バイアス電圧を高く（−100V
〜−200V）すると４〜５桁リーク電流ｊが増加
する。従つて、この従来の方法では基板バイアス
電圧を大きくして平坦化を図ろうとすると膜質が
低下する。
すなわち、スパツタリングでSiO2膜を形成す
るには、SiO2のターゲツトにAr、キセノン
（Xe）、クリプトン（Kr）などの不活性ガスをス
パツタリング・ガスとして使用してSiO2膜を形
成する方法や、Siのターゲツトに酸素（O2）を
スパツタリング反応ガスとしてSiO2膜を形成す
る方法があつた。今回、第１図で示したデータは
前者の不活性ガスを用いる方法で、かつ基板バイ
アス電圧を変化させて形成した試料を測定したも
のである。多層配線の層間絶縁膜として用いる場
合には、膜の段差被覆性を良好にすることが不可
欠である。ところが、上記の膜形成方法では基板
バイアス電圧が−50V程度では上述のように電気
特性は良好であるが、段差被覆性が不充分で、基
板バイアス電圧を大きくすると段差被覆性は向上
するが絶縁耐圧は第１図に示したように急激に低
下するという欠点があつた。
るには、SiO2のターゲツトにAr、キセノン
（Xe）、クリプトン（Kr）などの不活性ガスをス
パツタリング・ガスとして使用してSiO2膜を形
成する方法や、Siのターゲツトに酸素（O2）を
スパツタリング反応ガスとしてSiO2膜を形成す
る方法があつた。今回、第１図で示したデータは
前者の不活性ガスを用いる方法で、かつ基板バイ
アス電圧を変化させて形成した試料を測定したも
のである。多層配線の層間絶縁膜として用いる場
合には、膜の段差被覆性を良好にすることが不可
欠である。ところが、上記の膜形成方法では基板
バイアス電圧が−50V程度では上述のように電気
特性は良好であるが、段差被覆性が不充分で、基
板バイアス電圧を大きくすると段差被覆性は向上
するが絶縁耐圧は第１図に示したように急激に低
下するという欠点があつた。
この発明は以上のような点に鑑みてなされたも
ので、絶縁膜のスパツタリング形成に当つて、タ
ーゲツト中に含まれる元素からなる反応性ガスと
不活性ガスとの混合ガスを用い、しかも基板にバ
イアス電圧を印加した状態でスパツタリングする
ことによつて、段差被覆性を保持しつつ、電気特
性の良好な絶縁膜を得る方法を提供するものであ
る。
ので、絶縁膜のスパツタリング形成に当つて、タ
ーゲツト中に含まれる元素からなる反応性ガスと
不活性ガスとの混合ガスを用い、しかも基板にバ
イアス電圧を印加した状態でスパツタリングする
ことによつて、段差被覆性を保持しつつ、電気特
性の良好な絶縁膜を得る方法を提供するものであ
る。
第２図はこの発明の一実施例の方法で得られた
SiO2膜の電気特性を示す図、第３図はそのSiO2
膜の9μｍ帯での赤外線吸収特性を示す図である。
SiO2膜の電気特性を示す図、第３図はそのSiO2
膜の9μｍ帯での赤外線吸収特性を示す図である。
この第２図では、スパツタリング・ガスとして
Ar66.7％、O233.3％とAr33.3％、O266.7％との２
種類のガスを用いた場合、および参考として
Ar100％の場合のものを含めて示した。なお、ガ
ス圧力は15ｍTorr、高周波パワーは1.9W／cm2、
基板バイアス電圧−200Vで膜厚1000Åに形成し
たSiO2を試料とした。
Ar66.7％、O233.3％とAr33.3％、O266.7％との２
種類のガスを用いた場合、および参考として
Ar100％の場合のものを含めて示した。なお、ガ
ス圧力は15ｍTorr、高周波パワーは1.9W／cm2、
基板バイアス電圧−200Vで膜厚1000Åに形成し
たSiO2を試料とした。
また、第３図ではスパツタリング・ガスとして
Ar66.7％、O233.3％とAr33.3％、O266.7％との場
合および参考としてAr100％、O2100％の場合の
ものを示した。なお、ガス圧は15ｍTorr、高周
波パワーは1.9W／cm2で基板バイアス電圧は0V〜
−200Vの範囲で50V間隔で、膜厚1000Åに形成
したものを試料とした。ただし、O2100％のもの
は基板バイアス電圧0Vと50Vとの２種類のみで
ある。
Ar66.7％、O233.3％とAr33.3％、O266.7％との場
合および参考としてAr100％、O2100％の場合の
ものを示した。なお、ガス圧は15ｍTorr、高周
波パワーは1.9W／cm2で基板バイアス電圧は0V〜
−200Vの範囲で50V間隔で、膜厚1000Åに形成
したものを試料とした。ただし、O2100％のもの
は基板バイアス電圧0Vと50Vとの２種類のみで
ある。
第２図に示すように、電気特性は基板バイアス
電圧をかけてもO2ガスを混入したスパツタリン
グ・ガスを用いたものは非常によく、第１図に示
したArガスのみで基板バイアス電圧を小さくし
たものよりよいことがわかる。また、第３図に示
したように、赤外線吸収で、9μｍ帯の吸収ピー
ク値を調べた結果、これもO2ガスを混入したス
パツタリング・ガスを用いることによつて、熱酸
化膜に近い吸収ピークを示すことがわかつた。ま
た、この場合、基板バイアス電圧が大きい方が熱
酸化膜の吸収ピークに近づく。
電圧をかけてもO2ガスを混入したスパツタリン
グ・ガスを用いたものは非常によく、第１図に示
したArガスのみで基板バイアス電圧を小さくし
たものよりよいことがわかる。また、第３図に示
したように、赤外線吸収で、9μｍ帯の吸収ピー
ク値を調べた結果、これもO2ガスを混入したス
パツタリング・ガスを用いることによつて、熱酸
化膜に近い吸収ピークを示すことがわかつた。ま
た、この場合、基板バイアス電圧が大きい方が熱
酸化膜の吸収ピークに近づく。
スパツタ酸化膜は同一温度で他の方法で得られ
る酸化膜と比較して熱酸化膜に近いことは知られ
ているが、上記のようにArとO2とを混合した反
応性スパツタリングと基板バイアススパツタリン
グとを併用することによつて、熱酸化膜により近
い、良好な電気特性を有する膜が得られることが
明らかになつた。
る酸化膜と比較して熱酸化膜に近いことは知られ
ているが、上記のようにArとO2とを混合した反
応性スパツタリングと基板バイアススパツタリン
グとを併用することによつて、熱酸化膜により近
い、良好な電気特性を有する膜が得られることが
明らかになつた。
なお、上記実施例ではSiO2膜の場合について
のみ示したが、Si3N4、Al2O3、Ti2O3、SiNO、
BeO2などの膜でも、その各々の物質中に含まれ
る元素からなる反応性ガスをArのような不活性
ガス中に混入させた混合ガスをスパツタリング・
ガスとして用い、基板にバイアスをかけてスパツ
タリングすることによつて同様にすぐれた特性の
それぞれの膜が得られる。
のみ示したが、Si3N4、Al2O3、Ti2O3、SiNO、
BeO2などの膜でも、その各々の物質中に含まれ
る元素からなる反応性ガスをArのような不活性
ガス中に混入させた混合ガスをスパツタリング・
ガスとして用い、基板にバイアスをかけてスパツ
タリングすることによつて同様にすぐれた特性の
それぞれの膜が得られる。
以上説明したように、この発明ではスパツタリ
ングすべき絶縁物であるターゲツト物質中に含ま
れる元素からなる反応性ガスと不活性ガスとの混
合ガスを用いることによつて、基板にバイアス電
圧を印加した状態でスパツタリングしても良質な
絶縁膜が得られる。
ングすべき絶縁物であるターゲツト物質中に含ま
れる元素からなる反応性ガスと不活性ガスとの混
合ガスを用いることによつて、基板にバイアス電
圧を印加した状態でスパツタリングしても良質な
絶縁膜が得られる。
第１図は従来方法によつてスパツタリング形成
したSiO2膜の電気特性の一例を示す図、第２図
はこの発明の一実施例の方法で得られたSiO2膜
の電気特性を示す図、第３図はそのSiO2膜の9μ
ｍ帯での赤外線吸収特性を示す図である。
したSiO2膜の電気特性の一例を示す図、第２図
はこの発明の一実施例の方法で得られたSiO2膜
の電気特性を示す図、第３図はそのSiO2膜の9μ
ｍ帯での赤外線吸収特性を示す図である。
Claims (1)
- 【特許請求の範囲】 １ 絶縁性化合物であるターゲツト物質をスパツ
タリングして絶縁膜を半導体基板上に形成するに
際して、 上記ターゲツト物質の組成元素である反応性ガ
スと同一のガスを不活性ガスに混合したものをス
パツタリングガスとして使用するとともに、 上記半導体基板に所要のバイアス電圧を印加し
た状態でスパツタリングを行なうことを特徴とす
る絶縁膜の形成方法。 ２ 上記ターゲツト物質として二酸化シリコン
を、 上記反応性ガスとして酸素を、 上記不活性ガスとしてアルゴンを用いたことを
特徴とする特許請求の範囲第１項記載の絶縁膜の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58137117A JPS6027132A (ja) | 1983-07-25 | 1983-07-25 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58137117A JPS6027132A (ja) | 1983-07-25 | 1983-07-25 | 絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027132A JPS6027132A (ja) | 1985-02-12 |
| JPH0239860B2 true JPH0239860B2 (ja) | 1990-09-07 |
Family
ID=15191221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58137117A Granted JPS6027132A (ja) | 1983-07-25 | 1983-07-25 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027132A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751164B2 (ja) * | 1987-10-05 | 1998-05-18 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| US5120680A (en) * | 1990-07-19 | 1992-06-09 | At&T Bell Laboratories | Method for depositing dielectric layers |
| US5089442A (en) * | 1990-09-20 | 1992-02-18 | At&T Bell Laboratories | Silicon dioxide deposition method using a magnetic field and both sputter deposition and plasma-enhanced cvd |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515950A (en) * | 1978-07-20 | 1980-02-04 | Fujitsu Ltd | Forming method for non-stoichiometric compound film |
| JPS58132A (ja) * | 1981-06-25 | 1983-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 酸化物ガラス薄膜の形成方法 |
| JPS58100435A (ja) * | 1981-12-10 | 1983-06-15 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1983
- 1983-07-25 JP JP58137117A patent/JPS6027132A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515950A (en) * | 1978-07-20 | 1980-02-04 | Fujitsu Ltd | Forming method for non-stoichiometric compound film |
| JPS58132A (ja) * | 1981-06-25 | 1983-01-05 | Nippon Telegr & Teleph Corp <Ntt> | 酸化物ガラス薄膜の形成方法 |
| JPS58100435A (ja) * | 1981-12-10 | 1983-06-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6027132A (ja) | 1985-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| US4432035A (en) | Method of making high dielectric constant insulators and capacitors using same | |
| JPH1154814A (ja) | 強磁性トンネル接合素子の製造方法 | |
| JP4906597B2 (ja) | 半導体キャパシタ構造 | |
| KR100842287B1 (ko) | 급격한 금속-절연체 전이를 갖는 ｖ2ｏ3 박막의 제조방법 | |
| JPH0239860B2 (ja) | ||
| JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04311059A (ja) | 配線容量の低減方法 | |
| KR100329241B1 (ko) | 다층박막법을 이용한 반도체 소자의 제조방법 | |
| JPH03212976A (ja) | 透明導電酸化膜を含むｃｉｓ構造の処理方法 | |
| JPS6211781B2 (ja) | ||
| Brader et al. | PECVD Oxide Step‐Coverage Considerations for Use as an Interlayer Dielectric in CMOS DLM Processing | |
| JP2933351B2 (ja) | 半導体素子の製造方法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| KR20020010060A (ko) | 다층박막법을 이용한 적외선감지층 제조방법 | |
| JPH06216118A (ja) | 半導体装置の製造方法 | |
| JP3514940B2 (ja) | 強誘電体薄膜の形成方法 | |
| JPH11354732A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3107322B2 (ja) | 超電導デバイスの製造方法 | |
| JPS60167352A (ja) | 半導体素子 | |
| JPH0255955B2 (ja) | ||
| JPH08264481A (ja) | 拡散バリヤ機能を有する半導体素子の電極形成方法 | |
| JPH0618238B2 (ja) | 平坦化多層配線の形成法 | |
| JPS5929425A (ja) | 半導体装置の製造方法 |