JPH03212976A - 透明導電酸化膜を含むcis構造の処理方法 - Google Patents

透明導電酸化膜を含むcis構造の処理方法

Info

Publication number
JPH03212976A
JPH03212976A JP2009038A JP903890A JPH03212976A JP H03212976 A JPH03212976 A JP H03212976A JP 2009038 A JP2009038 A JP 2009038A JP 903890 A JP903890 A JP 903890A JP H03212976 A JPH03212976 A JP H03212976A
Authority
JP
Japan
Prior art keywords
oxide film
transparent conductive
conductive oxide
cis structure
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009038A
Other languages
English (en)
Other versions
JPH0693514B2 (ja
Inventor
Hidenao Takato
秀尚 高遠
Kenichi Ishii
賢一 石井
Yutaka Hayashi
豊 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP2009038A priority Critical patent/JPH0693514B2/ja
Publication of JPH03212976A publication Critical patent/JPH03212976A/ja
Publication of JPH0693514B2 publication Critical patent/JPH0693514B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は各種半導体素子の少なくとも一部に用いられる
Cl5(導電体−絶縁物一半導体)構造に関し、特に導
電体(C)領域として透明導電酸化膜を用いたCIS構
造において、その作製後に特性を改善するか、ないしは
作製時に生じた特性の低下を補うための処理方法に関す
る。
[従来の技術] 上記したようなCIS構造も、それ自体単独で用いられ
ることはむしろ稀であり、各種半導体製する場合、当該
CIS構造中の導電体(C)に相当する領域を、光透過
性のある透明導電酸化膜(T CO: Transpa
rent Conductive 0xide)で構成
したもの(よ今伎之61こ利用Σ丸るようになると乙)
F)危う。
これはまた、電子ビーム蒸着法により比較的容易に成膜
でき、かつ低い抵抗率が得られる透明導電酸化膜材料と
して、酸化インジウム錫膜(いわゆるITo)とか酸化
錫膜(SnOt)、あるいはまた酸化亜鉛膜(ZnO)
等、多くの適当な材料が簡単に入手できるという事情も
寄与している。
なお、こうした透明導電酸化膜は、電子ビーム蒸着法の
外、スプレー法や化学蒸着法(CVD)によっての作製
も可能である。
[発明が解決しようとする課題] しかし、上記のように、半導体基板自体であるか、また
は半導体基板の上に積層された層構造の最上層に位置す
る半導体層等、いずれにしても半導体の上にまずは絶縁
膜を形成し、さらにその上に上記したような材料製の透
明導電酸化膜を作製するにあたり、最後の透明導電酸化
膜の形成に電子ビーム蒸着法を採用すると、高速に加速
される電子ビームや、これに伴って付随的に発生するX
線が下地層である絶縁膜に物理的な損傷を与えたり、絶
縁膜と半導体との界面における界面準位密度が増して、
CIS構造として望ましい特性が得られなくなるという
欠点があった。
また、材料として酸化錫を選択し、これによる透明導電
酸化膜の形成にCVDやスプレー法を利用した場合にも
、成膜環境は、温度こそ、一般に400〜600℃前後
の比較的低温とは言え、酸化性雰囲気であるため、CI
S構造の電気的特性は安定し難かった。
そこで従来からも、特性改善、ないしは低下した特性の
回復のため、CIS構造を水素プラズマに曝すという処
理を追加する場合があったが、このようにすると200
t程度の低温でも透明導電酸化膜の表面が変質し、透明
度を失って曇ってしまうことが多かった。
本発明はこのような従来の実情に鑑み、電子ビーム蒸着
法によるにしろCVDやスプレー法によるにしろ、作製
されるCIS構造中の絶縁膜の損傷や当該絶縁膜と半導
体層との界面準位を効果的に低減でき、かつまた従来の
水素プラズマ処理を通用した場合のように透明導電酸化
膜を曇らせることがないか、その程度を大きく低減し得
る新たなる処理方法を提供せんとするものである。
[課題を解決するための手段] 本発明は上記目的を達成するため、半導体の上に絶縁膜
を形成し、さらにその上に透明導電酸化膜を形成して成
るCIS構造の処理方法として、透明導電酸化膜を形成
した後に、水素雰囲気中で300℃から500tの温度
範囲内にまでの加熱処理を行なうという処理方法を提案
する。
[作  用] 透明導電酸化膜を有する作製済みのCIS構造に対し、
本発明に従い、水素雰囲気中、300℃から500℃ま
での温度範囲内にて加熱処理を行なうと、透明導電酸化
膜を問題となる程曇らせることもなく、むしろ良好な透
明性を保ちながら、水素が透明導電酸化膜中を通過し、
その下の絶縁膜中にまで侵入し得ることが判明した。
その結果、当該絶縁膜中の欠陥や、この絶縁膜とその下
の半導体との界面に生じてい・た欠陥が当該水素により
埋められ、未結合シリコンが減少するようになった。
これは取りも直さず、透明導電酸化膜形成時に生じた欠
陥とか界面準位を低減させることとなり、CIS構造と
しての特性の向上を生んだし、また、絶縁物中の固定電
荷と導電体の仕事関数の差で決まるフラット・バンド電
圧vraの調節ないし制御も可能となった。
そして特に、このような効果は、欠陥発生確率が高いと
考えられる電子ビーム蒸着法の通用後でも顕著であった
ただし、上記した温度範囲を外れると特性改善ないし回
復効果は薄れることが多く、わざわざ−工程を追加する
程の意味はなくなった。
[実 施 例コ 具体的なCIS構造の作製例とこれに対する本発明の処
理方法につき説明するに、まず、乾燥酸素中、1000
℃でシリコン基板を熱酸化し、表面部分に80nn+の
シリコン酸化膜を形成した後、100%の水素雰囲気中
で400℃、30分間に亙る熱処理を行な)た。
このようにして処理したシリコン酸化膜上に電子ビーム
蒸着法を援用し、酸化インジウム錫電極を90nmの厚
味にまで蒸着し、本発明による処理対象試料としてのC
IS構造試料を幾つか作製した。
その後、これらCIS構造試料群に対して本発明を適用
し、100%水素雰囲気中で200tから500℃の温
度範囲内の各温度で30分間に亙る熱処理を行なった。
このように処理したことの効果は界面準位密度Dltの
低減により、良く示すことができるが、周知のように、
当該界面準位密度DltとCIS構造のいわゆるC−V
特性(容量対電圧特性)とは深い相関があり、C−V特
性の周波数依存性に基づ包、当該界面準位密度Dltを
求めることができるので、理論値にほぼ一致した高周波
100にH2におけるC−■特性の曲線と低周波100
H2におけるそれとの関係により、被検試料の界面準位
密度Dltを求めた。
第1図はバンド・ギャップ中の界面準位密度の最大値D
I□の水素アニール温度依存性を示している。
本図から明らかなように、水素アニール温度が300℃
よりも低い試料の界面準位密度DIt+mは総体的にほ
ぼ10目個/cn”であり、あえて水素処理を行なわな
かった試料のそれとほぼ同一のレベルにあった。
これに対し、本発明の趣旨に従い、300℃から500
℃の間の温度範囲にて水素アニール処理を行なった試料
では、界面準位密度D1□は一桁程度も改善され、10
10個/cm2のレベルとなった。
また、水素アニール温度の上昇に伴ってフラット・バン
ド電圧■、のシフトが観測された。
第2図はこのフラット・バンド電圧VFBの水素アニー
ル温度依存性を示しているが、250℃を越えた温度で
のフラット・バンド電圧v0の正方向へのシフトは、第
1図にも示した通り、C−■特性の形が理論値に近づき
、界面準位密度Dltが減少していることに対応してお
り、かつ、本発明により規定される300℃から5oo
℃のアニル温度範囲内では、当該フラット・バンド電圧
VF11を容易に制御可能なことが分かる。
さらに透明導電酸化膜の曇りの有無を調べるため、先と
同様に電子ビーム蒸着法を援用し、ただしシ、リコン基
板ではなく石英基板上に酸化インジウム錫を90nmの
厚味にまで蒸着した試料を用意し、波長600nmにお
ける透過率の水素アニル温度依存性を測定した。
その結果は第3図に示されているが、アニール温度を5
00℃近傍にまで上げてくると透過率の減少が見られ、
これはすなわち、これ以上にさらに温度を上げると酸化
インジウム錫膜に曇りが生じ、透明導電酸化膜としての
機能が劣化することを教えている。
このような実施例から明らかなように、処理自体は簡単
な本発明の処理工程を適用しただけで、界面準位密度は
大きく低減しており、界面特性の向上効果は顕著である
なお、同様の傾向は、上記実施例のように酸化インジウ
ム錫以外、酸化錫、酸化亜鉛にても得られるものである
さらに、CVDやスプレー法等、電子ビーム蒸着法より
もダメージの少ない方法で透明導電酸化膜を形成した後
の処理方法としても、本発明は全く同様に適用すること
ができる。
例えば、四塩化錫(SnC14)と水蒸気とを原料とし
、CVDにより成膜した酸化錫膜に対し、本発明に従フ
ての水素雰囲気中での熱処理を施した所、熱処理温度に
よる界面単位密度の変化は少なかったが、第4図示のよ
うに、300℃以下の温度ではフラット・バンド電圧v
rBの変化が著しく、かなり問題であったのに、本発明
により規定される温度範囲下限である300℃以上では
安定なフラット・バンド電圧vF、が得られた。
しかも、本発明の処理方法は、すでに述べた従来の水素
プラズマ法における処理温度200℃に比せば高い温度
範囲にあるにもかかわらず、形成された透明導電酸化膜
の透明度の低下も水素処理時間の調節により、はとんど
問題とならなかった。
また、上記した実施例ではいずれも水素雰囲気中での実
験であフたが、He 、 Ne 、 Ar等の不活性ガ
ス乞水素の希釈ガスとして混入した実験例においてもほ
ぼ同様な望ましい効果が得られた。
ただし、すでに述べたように、本発明において指定して
いる温度範囲(300℃〜500℃)を外れる温度範囲
では、上記のようなCIS構造の特性改善ないし回復効
果が必ずしも顕著に表れない場合が生じ、処理工程を一
つ追加する程の効果は認められないことが多かった。本
発明における温度範囲の限定はこのような事実に立脚し
たものである。
[効  果] 以上のように、本発明によると、従来の水素プラズマ処
理のように、場合によっては特性改善のための処理が逆
に透明導電酸化膜に大幅な曇りを生じさせてしまうよう
なおそれもなく、透明導電酸化膜形成時に発生した絶縁
膜の損傷や絶縁膜と半導体界面における界面準位密度を
効果的に低減することができる外、フラット・バンド電
圧の安定化ないしは制御も可能となり、この種のCIS
構造の特性を大いに改善ないし回復することができる。
【図面の簡単な説明】
第1図は透明導電酸化膜に電子ビーム蒸着法により成膜
した酸化インジウム錫膜を用いて成るCIS構造試料に
対し、本発明に従う処理を施した場合の一例における熱
処理温度対界面準位密度の特性図。 第2図は同じ<CIS構造試料に対し、本発明処理を施
した場合の一例における熱処理温度対フラット・バンド
電圧の特性図。 第3図は本発明に従う処理を施すに際し、透明導電酸化
膜の一例としての酸化インジウム錫膜における曇りの発
生の如何を検討するため、熱処理温度と透過率との関係
を測定した特性図。 第4図は透明導電酸化膜にCVDによフて成膜した酸化
錫膜を用いて成るCIS構造試料に対し、本発明に従う
処理を施した場合の一例における熱処理温度対フラット
・バンド電圧の特性図。 である。 第1図 00 00 00 00 00 00 水素アユ−1し温颯(0C) 第2図 o0 00 00 00 00 00 永衆アニー1し、、i度(’C) 第3図 0 00 00 00 00 00 00 水素アニー1し混、康’(’C) 第4図 00 00 00 00 00 00 *未7−Iu4環(@C)

Claims (1)

  1. 【特許請求の範囲】 半導体の上に絶縁膜を形成し、さらにその上に透明導電
    酸化膜を形成して成るCIS構造の処理方法であって; 上記透明導電酸化膜を形成した後、水素雰囲気中、また
    は不活性ガス中に水素を含む雰囲気中、300℃から5
    00℃の温度範囲内での加熱処理を行なうことを特徴と
    する透明導電酸化膜を含むCIS構造の処理方法。
JP2009038A 1990-01-18 1990-01-18 透明導電酸化膜を含むcis構造の処理方法 Expired - Lifetime JPH0693514B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009038A JPH0693514B2 (ja) 1990-01-18 1990-01-18 透明導電酸化膜を含むcis構造の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009038A JPH0693514B2 (ja) 1990-01-18 1990-01-18 透明導電酸化膜を含むcis構造の処理方法

Publications (2)

Publication Number Publication Date
JPH03212976A true JPH03212976A (ja) 1991-09-18
JPH0693514B2 JPH0693514B2 (ja) 1994-11-16

Family

ID=11709482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009038A Expired - Lifetime JPH0693514B2 (ja) 1990-01-18 1990-01-18 透明導電酸化膜を含むcis構造の処理方法

Country Status (1)

Country Link
JP (1) JPH0693514B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677240A (en) * 1992-07-21 1997-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
WO1998029902A1 (en) * 1996-12-27 1998-07-09 Radiant Technologies, Inc. Method for restoring the resistance of indium oxide semiconductors after heating while in sealed structures
US5808315A (en) * 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
US5840620A (en) * 1994-06-15 1998-11-24 Seager; Carleton H. Method for restoring the resistance of indium oxide semiconductors after heating while in sealed structures
US6608353B2 (en) 1992-12-09 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having pixel electrode connected to a laminate structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623784A (en) * 1979-08-05 1981-03-06 Shunpei Yamazaki Manufacture of semiconductor device
JPS60163429A (ja) * 1984-02-03 1985-08-26 Sumitomo Electric Ind Ltd アモルフアスシリコン太陽電池の製造法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623784A (en) * 1979-08-05 1981-03-06 Shunpei Yamazaki Manufacture of semiconductor device
JPS60163429A (ja) * 1984-02-03 1985-08-26 Sumitomo Electric Ind Ltd アモルフアスシリコン太陽電池の製造法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677240A (en) * 1992-07-21 1997-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US5808315A (en) * 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
US6608353B2 (en) 1992-12-09 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having pixel electrode connected to a laminate structure
US7045399B2 (en) 1992-12-09 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7061016B2 (en) 1992-12-09 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7105898B2 (en) 1992-12-09 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7547916B2 (en) 1992-12-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7897972B2 (en) 1992-12-09 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US8294152B2 (en) 1992-12-09 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit including pixel electrode comprising conductive film
US5840620A (en) * 1994-06-15 1998-11-24 Seager; Carleton H. Method for restoring the resistance of indium oxide semiconductors after heating while in sealed structures
WO1998029902A1 (en) * 1996-12-27 1998-07-09 Radiant Technologies, Inc. Method for restoring the resistance of indium oxide semiconductors after heating while in sealed structures

Also Published As

Publication number Publication date
JPH0693514B2 (ja) 1994-11-16

Similar Documents

Publication Publication Date Title
US4151007A (en) Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures
JPH0969562A (ja) 半導体装置の製造方法および半導体装置
JPH07235502A (ja) 半導体装置の製造方法
JPS626350B2 (ja)
JPH03212976A (ja) 透明導電酸化膜を含むcis構造の処理方法
JPH0311635A (ja) 化合物半導体装置の製造方法
US6271150B1 (en) Methods of raising reflow temperature of glass alloys by thermal treatment in steam, and microelectronic structures formed thereby
JP2845160B2 (ja) 半導体装置
JPH0864763A (ja) キャパシタ及びその製造方法
US5854505A (en) Process for forming silicon oxide film and gate oxide film for MOS transistors
KR20010063473A (ko) 반도체 소자의 게이트 전극 형성 방법
JPS6211781B2 (ja)
JPS61128403A (ja) 非単結晶状シリコン系絶縁材料
KR102561978B1 (ko) 채널에 대한 전기 전도도를 완전히 제어하는 전계 효과 트랜지스터
JPH0316129A (ja) 窒化シリコン膜の生成方法
JPH0691185B2 (ja) 無機誘電薄層の形成方法
JP2668459B2 (ja) 絶縁膜作製方法
JPS60734A (ja) 半導体装置とその製造方法
JP2538664B2 (ja) 半導体装置の製造方法
KR100434311B1 (ko) 반도체 소자의 유전막 형성방법
JPH0115137B2 (ja)
Alexandrova et al. RF plasma cleaning of the oxide surface as a possibility for contamination control in MOS structures
JPS6364895B2 (ja)
JPH02172226A (ja) シリコン酸化膜の形成方法及び形成装置
JPH06162825A (ja) 誘電体膜とそのデバイス

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term