JPH0233209A - 差動増幅器の入力バイアス電流キャンセル回路 - Google Patents
差動増幅器の入力バイアス電流キャンセル回路Info
- Publication number
- JPH0233209A JPH0233209A JP63184385A JP18438588A JPH0233209A JP H0233209 A JPH0233209 A JP H0233209A JP 63184385 A JP63184385 A JP 63184385A JP 18438588 A JP18438588 A JP 18438588A JP H0233209 A JPH0233209 A JP H0233209A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistor
- base
- differential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、差動増幅器を構成するトランジスタのベース
電流、すなわちバイアス電流をキャンセルする回路に関
するものである。
電流、すなわちバイアス電流をキャンセルする回路に関
するものである。
従来の技術
先ず、一般の差動増幅器の構成を第５図に示し説明する
。トランジスタＴ１のエミッタとトランジスタ′「２の
エミッタが接続され、第１の定電流回路３に接続される
。
。トランジスタＴ１のエミッタとトランジスタ′「２の
エミッタが接続され、第１の定電流回路３に接続される
。
このトランジスタＴ、、Ｔ２のコレクタには、抵抗Ｒ，
，Ｒ２（もしくは能動負荷）が、直流電圧源ＶＢを介し
て接続され、トランジスタＴ１のコレクタもしくは、ト
ランジスタＴ２のコレクタから出力される。
，Ｒ２（もしくは能動負荷）が、直流電圧源ＶＢを介し
て接続され、トランジスタＴ１のコレクタもしくは、ト
ランジスタＴ２のコレクタから出力される。
またトランジスタＴ、、Ｔ２のベースには、固定バイア
ス源２からＶａなる電圧が抵抗Ｒ３゜Ｒ４を介して印加
され、交流信号源３からトランジスタＴ１もしくはトラ
ンジスタＴ２のベースに交流信号が入力される０以上が
一般の差動増幅器の構成である。
ス源２からＶａなる電圧が抵抗Ｒ３゜Ｒ４を介して印加
され、交流信号源３からトランジスタＴ１もしくはトラ
ンジスタＴ２のベースに交流信号が入力される０以上が
一般の差動増幅器の構成である。
発明が解決しようとする課題
このような構成においては、トランジスタＴ１のベース
電位Ｖ ？ ＋は ＶＴＩ＝ Ｖ ａ −Ｒ３・Ｉ ｓ＋ｙｎ ”
””■となり、トランジスタＴ２のベース電位ＶｔＺは
、ＶＢ−Ｖ ａ Ｒ３・Ｉ ｍｎｚ＋ −
・”■となっている。またベース電流■□、！。は、定
電流源の電流値を■。とすると、 ｒａｔ□、ζ ・・・・・・■
２ ・ ｈｒｔ＋ｔｕ ■。
電位Ｖ ？ ＋は ＶＴＩ＝ Ｖ ａ −Ｒ３・Ｉ ｓ＋ｙｎ ”
””■となり、トランジスタＴ２のベース電位ＶｔＺは
、ＶＢ−Ｖ ａ Ｒ３・Ｉ ｍｎｚ＋ −
・”■となっている。またベース電流■□、！。は、定
電流源の電流値を■。とすると、 ｒａｔ□、ζ ・・・・・・■
２ ・ ｈｒｔ＋ｔｕ ■。
１Ｂ＜Ｔｔ＋ ζ ・・・・・
・■２ ｈｒｚ＋を冨） で表わさられる。
・■２ ｈｒｚ＋を冨） で表わさられる。
このような差動増幅器の場合、抵抗Ｒ３とＲ４は同一抵
抗値を選択するが、バラツキ等でかならずしも一致しな
い。
抗値を選択するが、バラツキ等でかならずしも一致しな
い。
この場合、前記したトランジスタＴ１と第２のベースに
供給されている直流バイアスＶ？＋と■Ｔ□はかならず
しも一致しなくなり、初期状態から差動バランスがくず
れてくる。
供給されている直流バイアスＶ？＋と■Ｔ□はかならず
しも一致しなくなり、初期状態から差動バランスがくず
れてくる。
また、この差動バランスは、抵抗Ｒ３，Ｒ，が大きくな
る程、または、定電源の電流値が大きくなる程、大きく
くずれることになる。
る程、または、定電源の電流値が大きくなる程、大きく
くずれることになる。
本発明は、上述した従来の欠点に鑑みてなされたもので
あり、差動増幅器における入力差動トランジスタのバイ
アス電流をキャンセルして、差動バランスを良好なもの
にする回路を提供するものである。
あり、差動増幅器における入力差動トランジスタのバイ
アス電流をキャンセルして、差動バランスを良好なもの
にする回路を提供するものである。
課題を解決するための手段
（１１本発明の差動人力トランジスタのバイアス電流キ
ャンセル回路は、エミッタが第１の定電流回路に接続さ
れた差動を構成する第１と第２のＮＰＮ ｌ−ランジス
タを有し、この第１と第２のＮＰＮ トランジスタのコ
レクタが、それぞれ直流電圧源を介して抵抗負荷もしく
は、能動負荷に接続され、また、ベースには、固定バイ
アスを同一抵抗値を介してそれぞれ供給するよう構成し
た差動増幅器であって、前記、第１の定電流回路の２の
定電流値になるよう構成された第２と第３の定電流回路
を有し、この第２の定電流回路は、コレクタが直流電圧
源に接続された前記第１と第２のＮＰＮ トランジスタ
と同一特性をもった第３のＮＰＮ トランジスタのエミ
ッタに接続され、この第３のＮＰＮ トランジスタのベ
ース電流値を前記、第１のＮＰＮ トランジスタのベー
スに伝達させる第１のミラー回路を備え、かつ、第３の
定電流回路は、コレクタが直流電圧源に接続された、前
記第１と第２のＮＰＮ ｌ−ランジスタと同一特性をも
った第４のＮＰＮトランジスタのエミッタに接続され、
この第４のＮＰＮ トランジスタのベース電流値を前記
第２のＮＰＮトランジスタのベースに伝達させる第２の
ミラー回路を備える。
ャンセル回路は、エミッタが第１の定電流回路に接続さ
れた差動を構成する第１と第２のＮＰＮ ｌ−ランジス
タを有し、この第１と第２のＮＰＮ トランジスタのコ
レクタが、それぞれ直流電圧源を介して抵抗負荷もしく
は、能動負荷に接続され、また、ベースには、固定バイ
アスを同一抵抗値を介してそれぞれ供給するよう構成し
た差動増幅器であって、前記、第１の定電流回路の２の
定電流値になるよう構成された第２と第３の定電流回路
を有し、この第２の定電流回路は、コレクタが直流電圧
源に接続された前記第１と第２のＮＰＮ トランジスタ
と同一特性をもった第３のＮＰＮ トランジスタのエミ
ッタに接続され、この第３のＮＰＮ トランジスタのベ
ース電流値を前記、第１のＮＰＮ トランジスタのベー
スに伝達させる第１のミラー回路を備え、かつ、第３の
定電流回路は、コレクタが直流電圧源に接続された、前
記第１と第２のＮＰＮ ｌ−ランジスタと同一特性をも
った第４のＮＰＮトランジスタのエミッタに接続され、
この第４のＮＰＮ トランジスタのベース電流値を前記
第２のＮＰＮトランジスタのベースに伝達させる第２の
ミラー回路を備える。
（２）本発明の差動入力トランジスタの他のパイアス’
ｉｔキャンセル回路は、エミッタが、第１の定電流回路
に接続された差動を構成する第１と第２のＮＰＮトラン
ジスタを有し、この第１と第２のＮＰＮトランジスタの
コレクタが、それぞれ、直流電圧源を介して、抵抗負荷
もしくは、能動負荷に接続され、また、ベースには固定
バイアスを同一抵抗値を介して、それぞれ供給するよう
構成した差動増幅器であって、前記第１の定電流回路と
同一定電流値になるよう構成された第４の定電流回路を
存し、この定電流回路が、コレクタが直流電圧源に接続
された前記第１と第２のＮＰＮトランジスタと同一特性
をもった第３のＮＰＮ トランジスタのエミッタに接続
され、この第３のＮＰＮトランジスタのベース電流値の
２なる電流値を前記、第１と第２のＮＰＮ トランジス
タのベースに伝達させる第３のミラー回路を備える。
ｉｔキャンセル回路は、エミッタが、第１の定電流回路
に接続された差動を構成する第１と第２のＮＰＮトラン
ジスタを有し、この第１と第２のＮＰＮトランジスタの
コレクタが、それぞれ、直流電圧源を介して、抵抗負荷
もしくは、能動負荷に接続され、また、ベースには固定
バイアスを同一抵抗値を介して、それぞれ供給するよう
構成した差動増幅器であって、前記第１の定電流回路と
同一定電流値になるよう構成された第４の定電流回路を
存し、この定電流回路が、コレクタが直流電圧源に接続
された前記第１と第２のＮＰＮトランジスタと同一特性
をもった第３のＮＰＮ トランジスタのエミッタに接続
され、この第３のＮＰＮトランジスタのベース電流値の
２なる電流値を前記、第１と第２のＮＰＮ トランジス
タのベースに伝達させる第３のミラー回路を備える。
作用
差動増幅器を構成する差動トランジスタのベースに、こ
の差動トランジスタのバイアス電流と同等の電流値を供
給してやることによって、差動バランスが改善できる。
の差動トランジスタのバイアス電流と同等の電流値を供
給してやることによって、差動バランスが改善できる。
実施例
以下本発明の一実施例について図面を用いて詳細に説明
する。
する。
第１図に、本発明に係る差動トランジスタのバイアス電
流をキャンセルする第一の実施例を示す。
流をキャンセルする第一の実施例を示す。
第１の定電流回路１に接続された差動トランジスタＴ、
、Ｔ２と、このトランジスタＴ、、Ｔ２のコレクタに接
続される抵抗Ｒ，，Ｒ２と、固定バイアス源２から抵抗
Ｒ３，Ｒ，を介して、前記、差動トランジスタＴ、、Ｔ
２のベースに印加されてなる差動増幅器は、従来と同一
である。
、Ｔ２と、このトランジスタＴ、、Ｔ２のコレクタに接
続される抵抗Ｒ，，Ｒ２と、固定バイアス源２から抵抗
Ｒ３，Ｒ，を介して、前記、差動トランジスタＴ、、Ｔ
２のベースに印加されてなる差動増幅器は、従来と同一
である。
本発明は、第１の定電流回路１の２の定電値になるよう
構成された第２と第３の定電流回路４゜５を設け、この
第２の定電流回路４がコレクタが直流電圧源■８に接続
されたＮＰＮ トランジスタＴ３のエミッタに接続され
る。このトランジスタＴ８のベースは、エミッタが直流
電圧源■８に接続され、ベースとコレクタが接続された
ＰＮＰ トランジスタＴ、のベースとコレクタの接続点
に接続される。
構成された第２と第３の定電流回路４゜５を設け、この
第２の定電流回路４がコレクタが直流電圧源■８に接続
されたＮＰＮ トランジスタＴ３のエミッタに接続され
る。このトランジスタＴ８のベースは、エミッタが直流
電圧源■８に接続され、ベースとコレクタが接続された
ＰＮＰ トランジスタＴ、のベースとコレクタの接続点
に接続される。
また、トランジスタＴ４のベースは、さらに、エミッタ
が直流電圧源■８に接続されたＰＮＰ トランジスタＴ
５のベースに接続され、このトランジスタＴ５のコレク
タが、前記した、差動トランジスタＴ、のベースに接続
されるよう構成される。
が直流電圧源■８に接続されたＰＮＰ トランジスタＴ
５のベースに接続され、このトランジスタＴ５のコレク
タが、前記した、差動トランジスタＴ、のベースに接続
されるよう構成される。
同様に、第３の定電流回路５は、コレクタが直流電圧源
■８に接続されたＮＰＮ Ｉ−ランジスタＴ６のエミッ
タに接続される。
■８に接続されたＮＰＮ Ｉ−ランジスタＴ６のエミッ
タに接続される。
このトランジスタＴ６のベースは、エミッタが直流電圧
源Ｖ８に接続され、ベースとコレクタが接続されたＰＮ
ＰトランジスタＴ７のベースとコレクタの接続点に接続
される。
源Ｖ８に接続され、ベースとコレクタが接続されたＰＮ
ＰトランジスタＴ７のベースとコレクタの接続点に接続
される。
また、トランジスタＴ７のベースは、さらに、エミッタ
が直流電圧源■８に接続されたＰＮＰ トランジスタＴ
８のベースに接続され、このトランジスタＴ８のコレク
タが、前記した差動トランジスタＴ２のベースに接続さ
れるよ′う構成される。
が直流電圧源■８に接続されたＰＮＰ トランジスタＴ
８のベースに接続され、このトランジスタＴ８のコレク
タが、前記した差動トランジスタＴ２のベースに接続さ
れるよ′う構成される。
なお、第１の定電流回路ｌの乙の定を流値になるよう構
成する第２と第３の定電流回路４，５は第２図に示す如
（、トランジスタＴ０．Ｔゎ。
成する第２と第３の定電流回路４，５は第２図に示す如
（、トランジスタＴ０．Ｔゎ。
ＴＩｌ、ＴＩｌのベースを共通にして同一基準電圧源■
、を供給しておき、トランジスタＴ、とＴゎのコレクタ
は接続し、トランジスタＴ０．Ｔゎ。
、を供給しておき、トランジスタＴ、とＴゎのコレクタ
は接続し、トランジスタＴ０．Ｔゎ。
ＴＩｌ、”ｌ！のエミッタから接地する抵抗ＲＡＲ８，
Ｒｏ、ＲＤは同一抵抗値を選択しておけばよい。
Ｒｏ、ＲＤは同一抵抗値を選択しておけばよい。
これによって、トランジスタ”９ 、Ｔｌ）＝ ＴＩＩ
’Ｔユのコレクタ電流は１１なる同電流値となる。
’Ｔユのコレクタ電流は１１なる同電流値となる。
ここでは、第１の定電流回路１を構成するトランジスタ
Ｔ、とＴゎのコレクタは接続されているので、第２及び
第３の定電流回路４，５の定電流値１１は、第１の定電
流回路１の定電流値■。のＡの値となる。
Ｔ、とＴゎのコレクタは接続されているので、第２及び
第３の定電流回路４，５の定電流値１１は、第１の定電
流回路１の定電流値■。のＡの値となる。
今、第１の定電流回路１のＡの定電流値■１がトランジ
スタＴ３のエミッタに流れれば、このトランジスタＴ８
のベースには■８４．なるベース電流が流れることにな
る。Ｉ□７□は、■！ Ｉ１１＋７３１ ＝ ・・
・・・・■ｈｒ！ を丁３） で表わせる。
スタＴ３のエミッタに流れれば、このトランジスタＴ８
のベースには■８４．なるベース電流が流れることにな
る。Ｉ□７□は、■！ Ｉ１１＋７３１ ＝ ・・
・・・・■ｈｒ！ を丁３） で表わせる。
トランジスタＴ３のベースは、トランジスタＴ、のコレ
クタ、ベースに接続されているのでトランジスタＴ、の
コレクタ電流ＩＣ（７４） は、ＩＣ＋７゜−１ａ ｎ
：＋、Ｉ ｍ ＬＴ４＋ Ｔｅｌ ・・・・・・■
となる。トランジスタＴ□とＴ５のベース電流■□７４
． Ｔ５）は、はぼ ｈ ＦＥ ＋７４１ で表わせる。
クタ、ベースに接続されているのでトランジスタＴ、の
コレクタ電流ＩＣ（７４） は、ＩＣ＋７゜−１ａ ｎ
：＋、Ｉ ｍ ＬＴ４＋ Ｔｅｌ ・・・・・・■
となる。トランジスタＴ□とＴ５のベース電流■□７４
． Ｔ５）は、はぼ ｈ ＦＥ ＋７４１ で表わせる。
よって、■、■、■式よりＩ Ｃ＋Ｔ４１ は、ｈ
ｒｔ （ｙ＋＋ ｈ ｒｅ （ｚ）
ｈ ＦＥ ＋ｔ０記、０式に示す値となる。
ｒｔ （ｙ＋＋ ｈ ｒｅ （ｚ）
ｈ ＦＥ ＋ｔ０記、０式に示す値となる。
また、前記した如く、差動トランジスタＴ１のベース電
流１１（？１１ は％ ２ ・ ｈＦＥ（７１１ となるので、抵抗Ｒ３を流れるバイアス電流ｒｍｓは、
半導体集積化、行なった場合、同一チップ上のＮＰＮ及
びＰＮＰ トランジスタ同志のｈＦＥはほぼ等しいから
、 ■ 覧コー １ １１ＴＩ＋ Ｉ ｅ （７
Ｓ）■。
流１１（？１１ は％ ２ ・ ｈＦＥ（７１１ となるので、抵抗Ｒ３を流れるバイアス電流ｒｍｓは、
半導体集積化、行なった場合、同一チップ上のＮＰＮ及
びＰＮＰ トランジスタ同志のｈＦＥはほぼ等しいから
、 ■ 覧コー １ １１ＴＩ＋ Ｉ ｅ （７
Ｓ）■。
Ｔ ｃ ｎｓ＋
２ ° ｈＦＥｌ１１
ｈ ＦＥ ｆＴコ）
ｈＦＥ＋７４）
・・・・・・■
となる。
トランジスタＴ４とＴ５のコレクタに流れるコレクタ電
流は、基本的に等しいからＩｔ（□、は上ｈｖｔ（ｔｌ
） ’ ｈｒｔ（ＴＩａ＋となる。トランジスタのｈ
Ｉが十分大とするならば、Ｌｓは、極めて小さい値とな
り、差動トランジスタＴ１のベースに印加されるＶ□の
電位は、はぼ、固定バイアスＢ２から供給されるＶａな
る電圧と等しくなる。
流は、基本的に等しいからＩｔ（□、は上ｈｖｔ（ｔｌ
） ’ ｈｒｔ（ＴＩａ＋となる。トランジスタのｈ
Ｉが十分大とするならば、Ｌｓは、極めて小さい値とな
り、差動トランジスタＴ１のベースに印加されるＶ□の
電位は、はぼ、固定バイアスＢ２から供給されるＶａな
る電圧と等しくなる。
第３の定電流回路５と、第２の定電流回路４の定電流値
は、等しく、トランジスタＴ６．Ｔ、。
は、等しく、トランジスタＴ６．Ｔ、。
Ｔ８で構成された回路は、前記トランジスタＴ８Ｔ、、
Ｔ５で構成された回路と、等しいので、ここでは説明を
略すが、抵抗Ｒ４に流れるバイアス電流ＩＲ４は、前記
した抵抗Ｒ３に流れるバイアス電流Ｉ０と等しくなる。
Ｔ５で構成された回路と、等しいので、ここでは説明を
略すが、抵抗Ｒ４に流れるバイアス電流ＩＲ４は、前記
した抵抗Ｒ３に流れるバイアス電流Ｉ０と等しくなる。
すなわち、差動トランジスタ１１のベースに印加される
電圧■Ｔ□は、固定バイアス源２の供給電圧Ｖａとほぼ
等しい。よって、差動トランジスタＴ１とＴ２のベース
に印加される電圧■□とｖｙｚには、電圧の差はほとん
ど生しなくなる。
電圧■Ｔ□は、固定バイアス源２の供給電圧Ｖａとほぼ
等しい。よって、差動トランジスタＴ１とＴ２のベース
に印加される電圧■□とｖｙｚには、電圧の差はほとん
ど生しなくなる。
第３図に、本発明に係る差動トランジスタのバイアス電
流をキャンセルする第二の実施例を示す。
流をキャンセルする第二の実施例を示す。
前記同様、第１の定電流回路ｌに接続された差動トラン
ジスタＴ、、Ｔ２とこのトランジスタＴ、、Ｔ２のコレ
クタに接続される抵抗Ｒ１゜Ｒ２と、固定バイアス源２
から、抵抗Ｒ３，Ｒ４を介して、前記、差動トランジス
タＴ、、Ｔ２のベースに印加されてなる差動増幅器は、
従来と同一である。
ジスタＴ、、Ｔ２とこのトランジスタＴ、、Ｔ２のコレ
クタに接続される抵抗Ｒ１゜Ｒ２と、固定バイアス源２
から、抵抗Ｒ３，Ｒ４を介して、前記、差動トランジス
タＴ、、Ｔ２のベースに印加されてなる差動増幅器は、
従来と同一である。
本発明は、第１の定電流回路ｌの定電流値と同一になる
よう構成された第４の定電流回路６を設け、この第４の
定電流回路４がコレクタが直流電圧ｆｌＶ８に接続され
たＮＰＮ トランジスタＴ、のエミッタに接続される。
よう構成された第４の定電流回路６を設け、この第４の
定電流回路４がコレクタが直流電圧ｆｌＶ８に接続され
たＮＰＮ トランジスタＴ、のエミッタに接続される。
このトランジスタＴＩ、のベースは、ベースとコレクタ
が接続されたＰＮＰ トランジスタＴ１４Ｔ、ｓのコレ
クタとベースの接続点に接続される。
が接続されたＰＮＰ トランジスタＴ１４Ｔ、ｓのコレ
クタとベースの接続点に接続される。
またトランジスタＴ７のベースは、さらに、エミッタが
直流電圧源■８に接続されたＰＮＰ トランジスタＴ、
、Ｔ、のベースに接続され、このトランジスタＴ、のコ
レクタが、前記した差動トランジスタＴ、のベースに接
続され、トランジスタＴ７のコレクタは、差動トランジ
スタＴ２のベースに接続される。
直流電圧源■８に接続されたＰＮＰ トランジスタＴ、
、Ｔ、のベースに接続され、このトランジスタＴ、のコ
レクタが、前記した差動トランジスタＴ、のベースに接
続され、トランジスタＴ７のコレクタは、差動トランジ
スタＴ２のベースに接続される。
なお、第１の定電流回路１の定電流値と同一の定電流値
になるように構成する第４の定電流回路６は、第４図に
示す如く、トランジスタＴｌｌとＴ、のベースを共通に
し、同一基準電圧源に接続し、トランジスタＴＩｌ、Ｔ
、のエミッタから接地する抵抗Ｒ８，ＲＦは同一抵抗値
を選択しておけばよい。
になるように構成する第４の定電流回路６は、第４図に
示す如く、トランジスタＴｌｌとＴ、のベースを共通に
し、同一基準電圧源に接続し、トランジスタＴＩｌ、Ｔ
、のエミッタから接地する抵抗Ｒ８，ＲＦは同一抵抗値
を選択しておけばよい。
これによって、第１の定を流回路１を構成するトランジ
スタＴＩＩのコレクタ電流と、第４の定電流回路６を構
成するトランジスタＴａのコレクタ電流とは完全に一致
する。
スタＴＩＩのコレクタ電流と、第４の定電流回路６を構
成するトランジスタＴａのコレクタ電流とは完全に一致
する。
今、第４の定電流回路６の定電流値■。がトランジスタ
Ｔ１１のエミッタに流れれば、このトランジスタＴ、の
ベースには、ＩＩＩ（Ｔ１３１なるベース電流が流れる
ことになる。■□８．は、 Ｉｃ＋ｙ＋ｕ＋Ｉｃ＋ｔ＋ｓ＋ 一■□ｔ＋ｓ＋−Ｉｍ＋□４＋、１１＋Ｔ１．、ＴＩ’
？＋ ・・・・・・■となる。
Ｔ１１のエミッタに流れれば、このトランジスタＴ、の
ベースには、ＩＩＩ（Ｔ１３１なるベース電流が流れる
ことになる。■□８．は、 Ｉｃ＋ｙ＋ｕ＋Ｉｃ＋ｔ＋ｓ＋ 一■□ｔ＋ｓ＋−Ｉｍ＋□４＋、１１＋Ｔ１．、ＴＩ’
？＋ ・・・・・・■となる。
また、■、ア、。と■、。Ｉｓｌは構成上等しいので、
上記０式は Ｉ ｃ（ｒ＋ａ＋ −１ｃ＋ｖ＋ｓ＋ ＝’ （ｒｌ（？＋３１ １ｍｆｔ＋ａ＋ｔ＋Ｓ＋
ｆ１６＋ｆ＋？＋）・・・・・・＠ で表わせる。トランジスタＴ、、Ｔ、、Ｔ、。
上記０式は Ｉ ｃ（ｒ＋ａ＋ −１ｃ＋ｖ＋ｓ＋ ＝’ （ｒｌ（？＋３１ １ｍｆｔ＋ａ＋ｔ＋Ｓ＋
ｆ１６＋ｆ＋？＋）・・・・・・＠ で表わせる。トランジスタＴ、、Ｔ、、Ｔ、。
Ｔ、の和のベース電流１ｓ＋ｔ＋ａ、ｔ＋ｓ、ｙ＋＊、
ｔ＋ｎは、はぼ ｈｒ！＋ｖ＋３） で表わせる。
ｔ＋ｎは、はぼ ｈｒ！＋ｖ＋３） で表わせる。
トランジスタＴ、のベースは、トランジスタＴ、及びＴ
ｌｓのコレクタ、ベースに接続されているのでトランジ
スタＴＩ４．Ｔ、のコレクタ電流は、ＩＣｌ７．。とＩ
ｃｎ＋ｓ＋の和は、 ・・・・・・＠ である。
ｌｓのコレクタ、ベースに接続されているのでトランジ
スタＴＩ４．Ｔ、のコレクタ電流は、ＩＣｌ７．。とＩ
ｃｎ＋ｓ＋の和は、 ・・・・・・＠ である。
よって、［相］、■、■式より、ＩＣ＋月４）は−（以
下 余 白） ＩＣ１ｆｌＪ１ １＊ｆｆ＝Ｉ露〈□） ｒｃｔＴＩｋｌ Ｉｃ＋ｔ＋ｂ＋ ２ ・ ｈ□ｉｌｌ ・・・・・・［相］ となる。
下 余 白） ＩＣ１ｆｌＪ１ １＊ｆｆ＝Ｉ露〈□） ｒｃｔＴＩｋｌ Ｉｃ＋ｔ＋ｂ＋ ２ ・ ｈ□ｉｌｌ ・・・・・・［相］ となる。
トランジスタＴ、とＴ、、Ｔ１７のコレクタに流れるコ
レクタ電流は基本的に等しいからＩｃｔｔ＋ｉ＋及びＩ
Ｃｆｆ１？ｌは、上記［相］式に示す値となる。
レクタ電流は基本的に等しいからＩｃｔｔ＋ｉ＋及びＩ
Ｃｆｆ１？ｌは、上記［相］式に示す値となる。
また、前記した如く、差動トランジスタＴ１゜Ｔ２のベ
ース電流１１（ＴＩｌ＋ ＩＭＬＴゎ は、２ ° ｈ
ｒｅ （ｒｎ ２ ° ｈ Ｆｔ １０）
となるので、抵抗Ｒ８を流れるバイアス電流１．３゜Ｉ
Ｒ４は、半導体集積化を行なった場合、同一チップ上の
ＮＰＮ及びＰＮＰ トランジスタ同志のｈｒｔは、はぼ
等しいから、 ｈＦｌ！ｉ丁１） ｈｙｘｔ＋ｎ ・・・・・・■ ■え４ ＝ Ｉ Ｉｔ ＬＴＫ） ■ｃ侍、、） ■。
ース電流１１（ＴＩｌ＋ ＩＭＬＴゎ は、２ ° ｈ
ｒｅ （ｒｎ ２ ° ｈ Ｆｔ １０）
となるので、抵抗Ｒ８を流れるバイアス電流１．３゜Ｉ
Ｒ４は、半導体集積化を行なった場合、同一チップ上の
ＮＰＮ及びＰＮＰ トランジスタ同志のｈｒｔは、はぼ
等しいから、 ｈＦｌ！ｉ丁１） ｈｙｘｔ＋ｎ ・・・・・・■ ■え４ ＝ Ｉ Ｉｔ ＬＴＫ） ■ｃ侍、、） ■。
ＩＣｌＴｌ６１
２ ・ ｈ ＦＥ ＋？！＋
ｈ ＦＥ （ｖｚ）
ｈＦＥ＋Ｔｌ３１
ｈ Ｈ（ｒｚ＋ ° ｈｙｔ＋ｔ＋３＋となる。トラン
ジスタのｈＦＥが十分大とするならば、■ｏと１口は極
めて小さい値となり、差動トランジスタＴ１と、Ｔ２の
ベースに印加されるＶ？＋及び、Ｖｔｔの電位は、はぼ
、固定バイアス源２から供給されるＶａなる電圧と等し
くなる。すなわち、差動トランジスタＴ、、Ｔ２のベー
スに印加される電圧Ｖ？ＩとＶｏには、電圧の差動はほ
とんど生じなくなる。
ジスタのｈＦＥが十分大とするならば、■ｏと１口は極
めて小さい値となり、差動トランジスタＴ１と、Ｔ２の
ベースに印加されるＶ？＋及び、Ｖｔｔの電位は、はぼ
、固定バイアス源２から供給されるＶａなる電圧と等し
くなる。すなわち、差動トランジスタＴ、、Ｔ２のベー
スに印加される電圧Ｖ？ＩとＶｏには、電圧の差動はほ
とんど生じなくなる。
発明の効果
本発明に於いては、前記した如く、差動増幅器の定電流
源の電流値、及び、固定バイアス源を、差動トランジス
タのベースに介する抵抗の値に関係なく、差動増幅器の
バランスを高精度にすることができる。
源の電流値、及び、固定バイアス源を、差動トランジス
タのベースに介する抵抗の値に関係なく、差動増幅器の
バランスを高精度にすることができる。
第１図は本発明に係る差動増幅器のバイアス電流キャン
セル回路の第一の実施例を示す回路図、第２図は第１図
における第１と第２と第３の定電流回路を示す回路図、
第３図は本発明に係る差動増幅器のバイアスを流キャン
セル回路の第二の実施例を示す回路図、第４図は第５図
における第１と第２の定電流回路を示す回路図、第５図
は従来の差動増幅器を示す回路図である。 １・・・・・・第１の定電流回路、２・・・・・・固定
バイアス源、３・・・・・・交流信号源、４・・・・・
・第２の定電流回路、５・・・・・・第３の定電流回路
、６・・・・・・第４の定電流回路。 代理人の氏名 弁理士 粟野重孝 はか１名口 第３図 第４へ定電５ＬＩら
セル回路の第一の実施例を示す回路図、第２図は第１図
における第１と第２と第３の定電流回路を示す回路図、
第３図は本発明に係る差動増幅器のバイアスを流キャン
セル回路の第二の実施例を示す回路図、第４図は第５図
における第１と第２の定電流回路を示す回路図、第５図
は従来の差動増幅器を示す回路図である。 １・・・・・・第１の定電流回路、２・・・・・・固定
バイアス源、３・・・・・・交流信号源、４・・・・・
・第２の定電流回路、５・・・・・・第３の定電流回路
、６・・・・・・第４の定電流回路。 代理人の氏名 弁理士 粟野重孝 はか１名口 第３図 第４へ定電５ＬＩら
Claims (2)
- （１）エミッタが第１の定電流回路に接続された差動を
構成する第１と第２のＮＰＮトランジスタを有し、この
第１と第２のＮＰＮトランジスタのコレクタが、それぞ
れ直流電圧源を介して、抵抗負荷もしくは、能動負荷に
接続され、またベースには、固定バイアスを同一抵抗値
を介してそれぞれ供給するよう構成した差動増幅器であ
って、前記第１の定電流回路のＸの定電流値になるよう
構成された第２と第３の定電流回路を有し、この第２の
定電流回路は、コレクタが直流電圧源に接続された、前
記第１と第２のＮＰＮトランジスタと同一特性をもった
第３のＮＰＮトランジスタのエミッタに接続され、この
第３のＮＰＮトランジスタのベース電流値を前記、第１
のＮＰＮトランジスタのベースに伝達させる第１のミラ
ー回路を備え、かつ第３の定電流回路は、コレクタが直
流電圧源に接続された、前記第１と第２のＮＰＮトラン
ジスタと同一特性をもった、第４のＮＰＮトランジスタ
のエミッタに接続され、この第４のＮＰＮトランジスタ
のベース電流値を前記第２のＮＰＮトランジスタのベー
スに伝達させる第２のミラー回路とを備えて構成された
ことを特徴とする差動増幅器の入力バイアス電流キャン
セル回路。 - （２）エミッタが、第１の定電流回路に接続された差動
を構成する第１と第２のＮＰＮトランジスタを有し、こ
の第１と第２のＮＰＮトランジスタのコレクタが、それ
ぞれ直流電圧源を介して、抵抗負荷もしくは、能動負荷
に接続され、また、ベースには、固定バイアスを同一抵
抗値を介して、それぞれ供給するよう構成した差動増幅
器であって、前記、第１の定電流回路と同一の定電流値
になるよう構成された第４の定電流回路を有し、この定
電流回路が、コレクタが直流電圧源に接続された前記第
１と第２のＮＰＮトランジスタと同一特性をもった第３
のＮＰＮトランジスタのエミッタに接続され、この第３
のＮＰＮトランジスタのベース電流値の１／２なる電流
値を、前記第１と第２のＮＰＮトランジスタのベースに
伝達させる第３のミラー回路を備えて構成されたことを
特徴とする差動増幅器の入力バイアス電流キャンセル回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63184385A JPH0233209A (ja) | 1988-07-22 | 1988-07-22 | 差動増幅器の入力バイアス電流キャンセル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63184385A JPH0233209A (ja) | 1988-07-22 | 1988-07-22 | 差動増幅器の入力バイアス電流キャンセル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0233209A true JPH0233209A (ja) | 1990-02-02 |
Family
ID=16152260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63184385A Pending JPH0233209A (ja) | 1988-07-22 | 1988-07-22 | 差動増幅器の入力バイアス電流キャンセル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0233209A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8313801B2 (en) | 2003-11-25 | 2012-11-20 | Magnequench, Inc. | Coating formulation and application of organic passivation layer onto iron-based rare earth powders |
-
1988
- 1988-07-22 JP JP63184385A patent/JPH0233209A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8313801B2 (en) | 2003-11-25 | 2012-11-20 | Magnequench, Inc. | Coating formulation and application of organic passivation layer onto iron-based rare earth powders |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2118718B1 (en) | Low noise voltage reference circuit | |
| JPH0123802B2 (ja) | ||
| US4539529A (en) | Semiconductor amplifier circuit | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JPH0233209A (ja) | 差動増幅器の入力バイアス電流キャンセル回路 | |
| JPH09199952A (ja) | オーディオ信号増幅回路およびこれを用いた携帯用音響機器 | |
| JPH07114423A (ja) | 基準電源回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2002043872A (ja) | 半導体集積回路 | |
| JP4128283B2 (ja) | 差動増幅回路 | |
| JPH03744Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH0151207B2 (ja) | ||
| JPS5925407A (ja) | 演算増幅回路 | |
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH04257105A (ja) | 混合回路 | |
| JPS634962B2 (ja) | ||
| JPH09321551A (ja) | 分圧回路 | |
| JPH0233210A (ja) | 出力トランジスタのバイアス電流キャンセル回路 | |
| JPH0360504A (ja) | 定電流回路 | |
| JPH06196943A (ja) | 電流源回路 | |
| JPS6182510A (ja) | 電圧源回路 |