JPS6182510A - 電圧源回路 - Google Patents
電圧源回路Info
- Publication number
- JPS6182510A JPS6182510A JP59204854A JP20485484A JPS6182510A JP S6182510 A JPS6182510 A JP S6182510A JP 59204854 A JP59204854 A JP 59204854A JP 20485484 A JP20485484 A JP 20485484A JP S6182510 A JPS6182510 A JP S6182510A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電圧源回路に関する。
電圧源回路として、従来第７図に示すような回路がある
。この回路は、ｒ Ａｎａｌｙｓｉｓ ａｎｄＤｅｓｉ
ｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃ
１ｒｅｕｌａ Ｊ＠Ｐａｕｌ Ｒ−Ｇｒａｙ＋ Ｒｏｂ
ｅｒｔ Ｇ−Ｍａｙｅｒ著” ＴＯｆ（ＮＷＩＬＥＹ
＆ ５ＯＮＳ発行の３０３頁に記載されている。
。この回路は、ｒ Ａｎａｌｙｓｉｓ ａｎｄＤｅｓｉ
ｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃ
１ｒｅｕｌａ Ｊ＠Ｐａｕｌ Ｒ−Ｇｒａｙ＋ Ｒｏｂ
ｅｒｔ Ｇ−Ｍａｙｅｒ著” ＴＯｆ（ＮＷＩＬＥＹ
＆ ５ＯＮＳ発行の３０３頁に記載されている。
この回路は、トランジスタ１５．１４で構成されるＢ級
プッシェプル出力段の出力電流が零のとき、その動作電
流を決定する方法について説明されている。つまシ、ト
ランジスタ１１と１２によって構成される電圧源によっ
て、トランジスタ１５．１４を流れる電流を決定してい
る。
プッシェプル出力段の出力電流が零のとき、その動作電
流を決定する方法について説明されている。つまシ、ト
ランジスタ１１と１２によって構成される電圧源によっ
て、トランジスタ１５．１４を流れる電流を決定してい
る。
、定電流源１０の電流Ｉムは、ダイオード接続のＮＰＮ
トランジスタ１１、ダイオード接続のＰＮＰトランジス
タ１２、エミッタ接地のＮＰＮ トランジスタ１３を通
って負電源に流れ込む。トランジスタ１５のベースノー
ドは、トランジスタ１１のベース及びコレクタノードに
接続されてバイアスされ、トランジスタ１４のベースノ
ードはトランジスタ１２のベース及びコレクタノードに
接続されてバイアスされている。出力端１８は、抵抗１
６を介してトランジスター５のエミッタノードに接続さ
れ、また抵抗１７を介してトランジスター４のエミッタ
ノードに接続されて出力Ｖ をとシだすことができる。
トランジスタ１１、ダイオード接続のＰＮＰトランジス
タ１２、エミッタ接地のＮＰＮ トランジスタ１３を通
って負電源に流れ込む。トランジスタ１５のベースノー
ドは、トランジスタ１１のベース及びコレクタノードに
接続されてバイアスされ、トランジスタ１４のベースノ
ードはトランジスタ１２のベース及びコレクタノードに
接続されてバイアスされている。出力端１８は、抵抗１
６を介してトランジスター５のエミッタノードに接続さ
れ、また抵抗１７を介してトランジスター４のエミッタ
ノードに接続されて出力Ｖ をとシだすことができる。
一方、入力Ｖ、は、トランジスター３のペースノードに
接続された入力端子１９に加えられる。
接続された入力端子１９に加えられる。
以上のように構成されたバイアス回路（電圧源回路）は
、簡単な構成でしかも正確に出力電流零のときの出力段
の動作電流１．を決定することができる。
、簡単な構成でしかも正確に出力電流零のときの出力段
の動作電流１．を決定することができる。
しかしながら、出力段のトランジスター５゜１４は、バ
イアス回路のトランジスタ１１゜１２よシもベース・エ
ミッタ接合面積が一般にかなシ大きいため、動作電流１
Ｂが大きくなる。
イアス回路のトランジスタ１１゜１２よシもベース・エ
ミッタ接合面積が一般にかなシ大きいため、動作電流１
Ｂが大きくなる。
これを適当な電流に設定するためには、トランジスタ１
５．１４のエミッタに抵抗１６．１７を挿入するわけで
あるが、このようにすると、出力インピーダンスを増加
させることになる。
５．１４のエミッタに抵抗１６．１７を挿入するわけで
あるが、このようにすると、出力インピーダンスを増加
させることになる。
動作電流ＩＩを手ごろな電流に抑える他の方法として、
バイアス用のトランジスタ１１．１２のベース・エミッ
タ接合面積を大きくする方法があるが、寄生容量の増加
による周波数特性の劣化と素子面積増加によるコスト上
昇を招くことになる。
バイアス用のトランジスタ１１．１２のベース・エミッ
タ接合面積を大きくする方法があるが、寄生容量の増加
による周波数特性の劣化と素子面積増加によるコスト上
昇を招くことになる。
上記のように従来の回路は、素子面積、動作電流、出力
インピーダンスの３要素のうちいずれか１つを犠牲しな
ければならないという問題がある。
インピーダンスの３要素のうちいずれか１つを犠牲しな
ければならないという問題がある。
この発明は上記事情に鑑みてなされたもので、その目的
とするところは、たとえばＢ級プツシェプル出力段の出
力電流が零であるときの動作電流の決定を、素子面積や
インピーダンスを増加させることなく、シかも動作電流
の増加やばらつき無しで行なうことのできる電圧源回路
を提供することにある。
とするところは、たとえばＢ級プツシェプル出力段の出
力電流が零であるときの動作電流の決定を、素子面積や
インピーダンスを増加させることなく、シかも動作電流
の増加やばらつき無しで行なうことのできる電圧源回路
を提供することにある。
この発明は、第１図、第３図、第４図に示すように、Ｐ
ＮＰ ）ランノスタ４１、抵抗４３、ＮＰＮトランジス
タ４２を直列接続するとともに、互いのトランジスタの
ベースを相手のトランジスタのコレクタに接続し、両ト
ランジスタのエミッタ間電圧を出力電圧とするものであ
る。これによって、出力電圧は、ＰＮＰトランジスタの
ベース・エミッタ電圧とＮＰＮ トランジスタのベース
・エミ、り電圧の和よりも少し小さい電圧となる。そし
て、２種のトランジスタ間のコレクタ間に接続された抵
抗の値又はこの抵抗に流れる電流の値を調整することに
より、出力電圧の値、出力インピーダンス、出力電圧の
温度系数のうちいずれか一つを細かく調整できるように
して上記目的を達成するものである。
ＮＰ ）ランノスタ４１、抵抗４３、ＮＰＮトランジス
タ４２を直列接続するとともに、互いのトランジスタの
ベースを相手のトランジスタのコレクタに接続し、両ト
ランジスタのエミッタ間電圧を出力電圧とするものであ
る。これによって、出力電圧は、ＰＮＰトランジスタの
ベース・エミッタ電圧とＮＰＮ トランジスタのベース
・エミ、り電圧の和よりも少し小さい電圧となる。そし
て、２種のトランジスタ間のコレクタ間に接続された抵
抗の値又はこの抵抗に流れる電流の値を調整することに
より、出力電圧の値、出力インピーダンス、出力電圧の
温度系数のうちいずれか一つを細かく調整できるように
して上記目的を達成するものである。
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例であシ、電源電圧ｖｃｃは
、電流源４０に印加される。この電流源４０の出力電流
は、ＰＮＰトランジスタ４１のエミッタノードに流れ込
む。トランジスタ４１のコレクタノードは、ＮＰＮトラ
ンジスタ４２０ベースノードに接続されるとともに、抵
抗４３を介してトランジスタ４２のコレクタノードに接
続される。そして、トランジスタ４２のエミッタノード
は、ある電位たとえば接地電位端に接続される。更にト
ランジスタ４１のベースノードは、トラン・ゾスタ４２
のコレクタノードに接続される。そして、出力端４６は
、トランジスタ４１のコレクタノードから導出される。
、電流源４０に印加される。この電流源４０の出力電流
は、ＰＮＰトランジスタ４１のエミッタノードに流れ込
む。トランジスタ４１のコレクタノードは、ＮＰＮトラ
ンジスタ４２０ベースノードに接続されるとともに、抵
抗４３を介してトランジスタ４２のコレクタノードに接
続される。そして、トランジスタ４２のエミッタノード
は、ある電位たとえば接地電位端に接続される。更にト
ランジスタ４１のベースノードは、トラン・ゾスタ４２
のコレクタノードに接続される。そして、出力端４６は
、トランジスタ４１のコレクタノードから導出される。
従って、この回路の場合、トランジスタ４１のエミッタ
電位とトランジスタ４２のエミ、り電位との電位差が出
力電圧ｖ０として出力される。
電位とトランジスタ４２のエミ、り電位との電位差が出
力電圧ｖ０として出力される。
今、抵抗４３の値を８１出力電圧をｖｏ、ＰＮＰトラン
ジスタ４１のベース・エミッタ電圧をＶＩＩＰｓ飽和’
ＫＲｔ ｌａｐ 、 ＮＰＮ ） ラ：、シスｐ ４
２のベース・エミッタ電圧をＶＩＩＩＩＣＮｓ飽和電流
をＩＮＮ ％サーマル電圧をＶτ、この回路の出力抵抗
をｒｏｓ トランジスタのトランス・コンダクタンス
を１ｍＸ電流源４０に流れる電流をＩ、とおいて、この
回路の特性を調べると次の３つの式が得られる。
ジスタ４１のベース・エミッタ電圧をＶＩＩＰｓ飽和’
ＫＲｔ ｌａｐ 、 ＮＰＮ ） ラ：、シスｐ ４
２のベース・エミッタ電圧をＶＩＩＩＩＣＮｓ飽和電流
をＩＮＮ ％サーマル電圧をＶτ、この回路の出力抵抗
をｒｏｓ トランジスタのトランス・コンダクタンス
を１ｍＸ電流源４０に流れる電流をＩ、とおいて、この
回路の特性を調べると次の３つの式が得られる。
・ 、。 −°−（２）
・・・・・・（３）
これらの特性は、種々の回路に広範に使用できる。
それぞれ、ｖｏ、ｖ、、９．ｖ！ＩＭＰ Ｉ Ｒｒ Ｉ
。の１℃当シの温度変化量を示す。
。の１℃当シの温度変化量を示す。
次に、上記各式の導出経過について説明を加える。
′（１）式の導出
第１図において、トランジスタ４１．４２のベース電流
を無視すると、トランジスタ４１のエミッタ電流は、す
べて抵抗４３を経てトランジスタ４２のエミッタに流れ
る。もし、出力端４６から流れ出す電流が充分小さいな
らば、トランジスタ４１のエミッタ電流は電流源４０の
電流へに等しい。つまシ ｖ０＝ ｖ、、Ｎ−Ｉ、−Ｒ＋ ｌＶ、、、ｌ−・−・
−（ａ）が得られる。
を無視すると、トランジスタ４１のエミッタ電流は、す
べて抵抗４３を経てトランジスタ４２のエミッタに流れ
る。もし、出力端４６から流れ出す電流が充分小さいな
らば、トランジスタ４１のエミッタ電流は電流源４０の
電流へに等しい。つまシ ｖ０＝ ｖ、、Ｎ−Ｉ、−Ｒ＋ ｌＶ、、、ｌ−・−・
−（ａ）が得られる。
（２）式の導出
回路の低周波小信号時の等価回路は、第２図に示すよう
になる。この第２図で、ｒｔｒＨｒ ｒよ。
になる。この第２図で、ｒｔｒＨｒ ｒよ。
は、それぞれＮＰＮ トランジスタ４１、ＰＮＰトラン
ジスタ４２の小信号入力抵抗である。今、テスト電流ｉ
ｚを流し込むと、ｖｚなる電圧が発生するものとし、’
ｆＰ’ Ｒ” ＫＮを流れる電流を各々ｉ１．ｆ 、ｉ
３と置く。電流ｉ１とｉ３は、（２や１．に比べて充分
小さいので、 ｉｘ 舛−１ｍ ｊ）、 ＃ １／ｍｔ＋、 −（ｄ
）ｒ□＋ Ｒｒ ｒｒｒｐの経路で電圧を加算すると、
ｖｘ＝ ｖＮ−Ｒ−１２−ｖＰ＝ ｖＮ−ｖＰ−ＲＮｉ
ｘ ……（ｅ）（、）式に（ｄ）式を代入すると、 両辺を＜、で割ると、出力抵抗が得られとして、先の（
２）式が得られる。
ジスタ４２の小信号入力抵抗である。今、テスト電流ｉ
ｚを流し込むと、ｖｚなる電圧が発生するものとし、’
ｆＰ’ Ｒ” ＫＮを流れる電流を各々ｉ１．ｆ 、ｉ
３と置く。電流ｉ１とｉ３は、（２や１．に比べて充分
小さいので、 ｉｘ 舛−１ｍ ｊ）、 ＃ １／ｍｔ＋、 −（ｄ
）ｒ□＋ Ｒｒ ｒｒｒｐの経路で電圧を加算すると、
ｖｘ＝ ｖＮ−Ｒ−１２−ｖＰ＝ ｖＮ−ｖＰ−ＲＮｉ
ｘ ……（ｅ）（、）式に（ｄ）式を代入すると、 両辺を＜、で割ると、出力抵抗が得られとして、先の（
２）式が得られる。
（３）式の導出
（３）式は、先の（、）式を温度でで偏微分することに
よって直ちに得られる。
よって直ちに得られる。
第３図は、この発明の特性式（１）を利用したＢ級デッ
シ二ゾル出力回路であシ、従来の問題点を解決している
。
シ二ゾル出力回路であシ、従来の問題点を解決している
。
即ち、破線で囲む本発明の回路に対して、入力トランジ
スタ５２のコレクタノードが、トランジスタ４２のエミ
ッタノードに接続される。
スタ５２のコレクタノードが、トランジスタ４２のエミ
ッタノードに接続される。
ＮＰＮ ）ランソスタ５３とＰＮＰ ）ランソスタ５４
のエミッタは共通に出力端５５に接続される。
のエミッタは共通に出力端５５に接続される。
そしてトランジスタ５４の；レクタは負電源に接続され
、ベースはトランジスタ５２のコレクタに接続される。
、ベースはトランジスタ５２のコレクタに接続される。
またトランジスタ５３のコレクタは正電源に接続され、
ベースはトランジスタ４１のエミッタに接続されている
。入力信号は入力端子５１から入力される。
ベースはトランジスタ４１のエミッタに接続されている
。入力信号は入力端子５１から入力される。
上記の回路によると、定電流源４０の電流工。は、トラ
ンジスタ４１，４２．５２を経て負電源に流れ込むが、
このとき、ノード５６゜５７間に発生する電圧は、トラ
ンジスタ４１と４２のベース・エミッタ間電圧の和よシ
も少し小さくなる。
ンジスタ４１，４２．５２を経て負電源に流れ込むが、
このとき、ノード５６゜５７間に発生する電圧は、トラ
ンジスタ４１と４２のベース・エミッタ間電圧の和よシ
も少し小さくなる。
今、トランジスタ５４の飽和電流は、トランジスタ４１
のｍ倍、トランジスタ５３の飽和電流は、トランジスタ
４２の飽和電流のｎ倍とすれば、出力段のクィ二セント
電流値■。は抵抗４３の値を調整して容易に適切な値に
することができる。即ち、抵抗４３の値をＲとすると、
次の関係が成シ立つ。
のｍ倍、トランジスタ５３の飽和電流は、トランジスタ
４２の飽和電流のｎ倍とすれば、出力段のクィ二セント
電流値■。は抵抗４３の値を調整して容易に適切な値に
することができる。即ち、抵抗４３の値をＲとすると、
次の関係が成シ立つ。
ここでｖＴはサーマル電圧である。
このように、この発明を用いれば、出力抵抗、素子面積
を増すことなく、容易にＢ級ブツシュデル出力段のクィ
二セント電流を任意の値に調整できる。
を増すことなく、容易にＢ級ブツシュデル出力段のクィ
二セント電流を任意の値に調整できる。
次に上記（４）式の導出過程を説明する・。
（４）式の導出
各記号の意味は社記の説明のものと等しいとし、ＮＰＮ
トランジスタの飽和電流をＩ、ＮＩ ＰＮＰトランジ
スタの飽和電流をよりＰと置く。バイアス回路での電圧
を加算すると、ノード５６とノード５７間に発生する電
圧ｖＢｒＡｓは、ｖｌ１ｒＡ１１−ｖＩＩＫ４２＋ｌｖ
ａ！１４１１ ’Ｃ・Ｒ４５”・・”（ｈ）出力段ト
ランジスタのベース・エミッタ電圧を加算すると、この
ベース間に発生する電圧Ｖｌ１ｍは、 ” ＝ ｖＢｚｓｓ ＋Ｉ ｖ１１５４１ ＝” （ｊ
）ＶＢ！ｌとｖＢＩＡＩＩは、等しくなくてはならない
＠０）式から（４式を引くと、 ・・・・・・に） この（ホ）式をＲ４３について整理すると、先の（４）
式 □が得られる。
トランジスタの飽和電流をＩ、ＮＩ ＰＮＰトランジ
スタの飽和電流をよりＰと置く。バイアス回路での電圧
を加算すると、ノード５６とノード５７間に発生する電
圧ｖＢｒＡｓは、ｖｌ１ｒＡ１１−ｖＩＩＫ４２＋ｌｖ
ａ！１４１１ ’Ｃ・Ｒ４５”・・”（ｈ）出力段ト
ランジスタのベース・エミッタ電圧を加算すると、この
ベース間に発生する電圧Ｖｌ１ｍは、 ” ＝ ｖＢｚｓｓ ＋Ｉ ｖ１１５４１ ＝” （ｊ
）ＶＢ！ｌとｖＢＩＡＩＩは、等しくなくてはならない
＠０）式から（４式を引くと、 ・・・・・・に） この（ホ）式をＲ４３について整理すると、先の（４）
式 □が得られる。
第４図はこの発明の（２）式の特性を利用した例である
。
。
この回路では、ノード６１に正電源を接続し、” ノー
ド６１とトランジスタ４ノのエミ、り間に抵抗６２を挿
入し、トランジスタ４２のエミッタノード６３を固定電
位たとえば接地レベルに接続している。この回路におい
て、トランジスタ４１のベース・ エミッタ電圧ｔ−ｖ
ＢＩｉ、４１、トランジスタ４２のベース・エミッタ電
圧をｖＩＩＥ４□とし、抵抗６２の大きさをＲ６□、抵
抗４３０太きさをＲ４１とし、ノード６１とノード６３
間の電圧をｖｌ、ノード４６とノード６３間の電圧をｖ
ｏとすると、Ｖｏの喧は次のようになる。
ド６１とトランジスタ４ノのエミ、り間に抵抗６２を挿
入し、トランジスタ４２のエミッタノード６３を固定電
位たとえば接地レベルに接続している。この回路におい
て、トランジスタ４１のベース・ エミッタ電圧ｔ−ｖ
ＢＩｉ、４１、トランジスタ４２のベース・エミッタ電
圧をｖＩＩＥ４□とし、抵抗６２の大きさをＲ６□、抵
抗４３０太きさをＲ４１とし、ノード６１とノード６３
間の電圧をｖｌ、ノード４６とノード６３間の電圧をｖ
ｏとすると、Ｖｏの喧は次のようになる。
・・・・・・（５）
このとき、トランジスタ４１のエミッタから、ノード６
３側をみたときの小信号抵抗ｒ は、（２）式に示す通
９であるので、ｖｘから■。への電圧利得Ａｖは次式の
ようになる。
３側をみたときの小信号抵抗ｒ は、（２）式に示す通
９であるので、ｖｘから■。への電圧利得Ａｖは次式の
ようになる。
（２）式によれば、トランジスタ４１．４２のトランス
・コンダクタンスを１ｍとしたとき、ｇｍ’ Ｒ４，＝
２のとき小信号抵抗ｒ０は零になシ、これによってＡ
ｖも零になる。つまシ、抵抗４３の両端にかかる電圧を
サーマル電圧Ｖ？の２倍に等しい電圧になるように、抵
抗４３の大きさ又は抵抗６２の大きさを調整すれば、印
加電圧ｖｒが微小変化しても出力電圧ｖ０は全く変化し
ない定電圧源を作ることができる。
・コンダクタンスを１ｍとしたとき、ｇｍ’ Ｒ４，＝
２のとき小信号抵抗ｒ０は零になシ、これによってＡ
ｖも零になる。つまシ、抵抗４３の両端にかかる電圧を
サーマル電圧Ｖ？の２倍に等しい電圧になるように、抵
抗４３の大きさ又は抵抗６２の大きさを調整すれば、印
加電圧ｖｒが微小変化しても出力電圧ｖ０は全く変化し
ない定電圧源を作ることができる。
次に、上記（５）式、（６）式の導出過程について説明
を加える。
を加える。
（５ン式の導出
各記号は、上記説明のものと対応させて説明する。抵抗
６２を流れる電流Ｉｘは、 エエなる電流が本回路を流れたとき発生する電圧ｖｘは
、 ”！＝ ”ｇｚ４２＋ Ｉｖ１１４１１ ”Ｘ’ Ｒ
４５””” （’）（ｎ）式を（、）式に代入して、ｖ
ｘ＝ｖ０とし、ｖｏについて整理すると、（５）式が得
られる。
６２を流れる電流Ｉｘは、 エエなる電流が本回路を流れたとき発生する電圧ｖｘは
、 ”！＝ ”ｇｚ４２＋ Ｉｖ１１４１１ ”Ｘ’ Ｒ
４５””” （’）（ｎ）式を（、）式に代入して、ｖ
ｘ＝ｖ０とし、ｖｏについて整理すると、（５）式が得
られる。
（６）式の導出
第４図の回路の低周波小信号等価回路は、第５図に示す
ようになυ、これよシ、直ちに（６）式％式％ 第６図は、本発明の回路の（３）式の特性を利用した回
路例である。
ようになυ、これよシ、直ちに（６）式％式％ 第６図は、本発明の回路の（３）式の特性を利用した回
路例である。
すなわち、大きさＩ２の電流が流れる定電流源７２の出
力端子をノード７３とし、本発明の回路のＮＰＮ トラ
ンジスタ４２のエミッタを負電源または接地Ｖペルのノ
ード７５に接続する。また、本発明の回路のＰＮＰトラ
ンジスタ４１のエミッタとノード７３との間に定電圧ダ
イオード７４を挿入し、エミッタフォロアを成すＮＰＮ
トラフ）スタフ６のペースをノード７３に接続スる。
力端子をノード７３とし、本発明の回路のＮＰＮ トラ
ンジスタ４２のエミッタを負電源または接地Ｖペルのノ
ード７５に接続する。また、本発明の回路のＰＮＰトラ
ンジスタ４１のエミッタとノード７３との間に定電圧ダ
イオード７４を挿入し、エミッタフォロアを成すＮＰＮ
トラフ）スタフ６のペースをノード７３に接続スる。
そして、トランジスタ７６のエミッタと、町
（□ ノーｐ７５との間に抵抗７７．７１１を直列
に接続し、この抵抗７７．７１１の接続中点ノードに、
出力電圧Ｖ をとりだすためのノード７９を設ける。ト
ランジスタ７６のコレクタは電源に接続されるノード２
１に接続されている。
に接続し、この抵抗７７．７１１の接続中点ノードに、
出力電圧Ｖ をとりだすためのノード７９を設ける。ト
ランジスタ７６のコレクタは電源に接続されるノード２
１に接続されている。
今、抵抗Ｘの大きさをＲｘ１トランジスタｙのペースエ
ミ、り電圧をｖ、ｙ１定電圧ダイオードの両端に発生す
る電圧をＶＤとし、値２の温度係 ａＺ 数をτａＴで表わすことにすれば、ｖｏの値は次のよう
になる。
ミ、り電圧をｖ、ｙ１定電圧ダイオードの両端に発生す
る電圧をＶＤとし、値２の温度係 ａＺ 数をτａＴで表わすことにすれば、ｖｏの値は次のよう
になる。
この温度係数を調べてみる。
（但し、Ｘ ＃ ）’は６０〜７０の適当な数字を意味
し、２は任意の値例えばｖｏを示す。）Ｏ〜４ ｍＶ／
Ｃ程度であるので、もし本発明の回路が、−２ｍＶ／
℃〜−６ｍＶ／ Ｃ程度の温度特性になれば、出力Ｖ
の温度変化はほぼ零にすることができる。本発明の回路
の温度特性は、電流源７２の温度特性と抵抗４３の温度
特性と、それらの値で決定され、−２ｍＶ／℃〜−６ｍ
Ｖ／℃程度が得られるので、抵抗４３の値を調整するこ
とによりて、出力Ｖ。の温度変化をほぼ零にするととが
できる。
し、２は任意の値例えばｖｏを示す。）Ｏ〜４ ｍＶ／
Ｃ程度であるので、もし本発明の回路が、−２ｍＶ／
℃〜−６ｍＶ／ Ｃ程度の温度特性になれば、出力Ｖ
の温度変化はほぼ零にすることができる。本発明の回路
の温度特性は、電流源７２の温度特性と抵抗４３の温度
特性と、それらの値で決定され、−２ｍＶ／℃〜−６ｍ
Ｖ／℃程度が得られるので、抵抗４３の値を調整するこ
とによりて、出力Ｖ。の温度変化をほぼ零にするととが
できる。
次に、上記（７）式、（８）式の導出過程について説明
を加える。
を加える。
第６図の回路において、トランジスタ４ノのエミッタと
ノード７５の間に発生する電圧Ｖアとすると、 ”ｙ＝ｖｎｚ４２＋ＩＶ＋Ｂａｔｌ−”ｒ”４．ｓ
・・曲（１’）ノード７３とノード７５の間の電圧ｖＵ
は、ＶＵ＝ ｖＹ＋ ＶＤ −・・（ｑ）従って、ト
ランジスタ７６のエミッタ電圧ＶＷは、ｖｗ＝ＶＵ−Ｖ
Ｂｆｆｉ７６・曲・（ｒ）出力電圧ｖ０は、ｖｗを抵抗
７７、’／ＩＩで分割したものであるので、 ここで、（ｐ） 、 （ｑ） 、 （ｒ）式を（ｓ）弐
に代入すれば、（７）式が得られる。
ノード７５の間に発生する電圧Ｖアとすると、 ”ｙ＝ｖｎｚ４２＋ＩＶ＋Ｂａｔｌ−”ｒ”４．ｓ
・・曲（１’）ノード７３とノード７５の間の電圧ｖＵ
は、ＶＵ＝ ｖＹ＋ ＶＤ −・・（ｑ）従って、ト
ランジスタ７６のエミッタ電圧ＶＷは、ｖｗ＝ＶＵ−Ｖ
Ｂｆｆｉ７６・曲・（ｒ）出力電圧ｖ０は、ｖｗを抵抗
７７、’／ＩＩで分割したものであるので、 ここで、（ｐ） 、 （ｑ） 、 （ｒ）式を（ｓ）弐
に代入すれば、（７）式が得られる。
（８）式の導出
上記（７）式を温度（Ｔ）で偏微分し、両辺をｖｏで割
ると（８）式が得られる。
ると（８）式が得られる。
以上説明したように、この発明によれば、トランジスタ
４１，４２、抵抗４３に流れる電流値、抵抗４３の値を
調整することによシ、そこに発生する電圧の値、出力抵
抗、温度係数を細かく選択でき、従来回路と組み合せて
、又は従来回路に置きかえて、電圧源・バイアス回路の
特性を向上できる。
４１，４２、抵抗４３に流れる電流値、抵抗４３の値を
調整することによシ、そこに発生する電圧の値、出力抵
抗、温度係数を細かく選択でき、従来回路と組み合せて
、又は従来回路に置きかえて、電圧源・バイアス回路の
特性を向上できる。
第１図はこの発明の一実施例を示す回路図、第２図は、
第１図の回路の低周波小信号等価回路を示す図、 第３図はこの発明の他の実施例を示す回路図、第４図は
この発明の更に他の実施例を示す回路図、 第５図は第４図の回路の小信号等価回路を示す図、 第６図はこの発明の更にまた他の実施例を示す回路図、 第７図は従来の電圧源回路を示す回路図である。 ４０・・・電流源、４１・・・ＰＮＰ トランジスタ、
４２・・・ＮＰＮ トランジスタ、４３・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図 第３ 荀 第６図 第７ワ 特許庁長官 志 賀 学 殿１、事件の表
示 特願昭５９−２０４８５４号 ２、発明の名称 電圧源回路 ３、補正をする者 事件との関係特許出願人 （３０７）株式会社 東芝 ４、代理人 ７、補正の内容 明細書の第２頁第１行乃至第５行目に「この回路は・・
・ている。」とあるのを、「この回路は、アナ２イジズ
・アンド番デディン６オプ・アナログ・インチグレイテ
ッド・ナーキット（Ａｎａｌｙｓｉｓ ａｎｄ Ｄ
ｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒ
ａｔｅｄＣｉｒｃｕｉｔｓ）、 ポール・アール−グレイ、ロノ？−）−／−・メイヤー
（Ｐａｕｌ ＲＩＩＧｒａｙ、Ｒｏｂｅｒｔ ＧａＭｅ
ｙｅｒ ）著、ジョンワイリー・７ ｙ Ｐ ・ｆ ｙ
、ｅ （ＪＯＨＮ ＷＩＬＥＹ ＆ ５ＯＮ８）発行
の文献、３０３頁に記載されている。」と訂正する。
第１図の回路の低周波小信号等価回路を示す図、 第３図はこの発明の他の実施例を示す回路図、第４図は
この発明の更に他の実施例を示す回路図、 第５図は第４図の回路の小信号等価回路を示す図、 第６図はこの発明の更にまた他の実施例を示す回路図、 第７図は従来の電圧源回路を示す回路図である。 ４０・・・電流源、４１・・・ＰＮＰ トランジスタ、
４２・・・ＮＰＮ トランジスタ、４３・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図 第３ 荀 第６図 第７ワ 特許庁長官 志 賀 学 殿１、事件の表
示 特願昭５９−２０４８５４号 ２、発明の名称 電圧源回路 ３、補正をする者 事件との関係特許出願人 （３０７）株式会社 東芝 ４、代理人 ７、補正の内容 明細書の第２頁第１行乃至第５行目に「この回路は・・
・ている。」とあるのを、「この回路は、アナ２イジズ
・アンド番デディン６オプ・アナログ・インチグレイテ
ッド・ナーキット（Ａｎａｌｙｓｉｓ ａｎｄ Ｄ
ｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒ
ａｔｅｄＣｉｒｃｕｉｔｓ）、 ポール・アール−グレイ、ロノ？−）−／−・メイヤー
（Ｐａｕｌ ＲＩＩＧｒａｙ、Ｒｏｂｅｒｔ ＧａＭｅ
ｙｅｒ ）著、ジョンワイリー・７ ｙ Ｐ ・ｆ ｙ
、ｅ （ＪＯＨＮ ＷＩＬＥＹ ＆ ５ＯＮ８）発行
の文献、３０３頁に記載されている。」と訂正する。
Claims (1)
- ＰＮＰトランジスタのコレクタが抵抗を介してＮＰＮト
ランジスタのコレクタに接続され、前記ＰＮＰトランジ
スタのベースが直接又は抵抗を介して前記ＮＰＮトラン
ジスタのコレクタに接続され、前記ＮＰＮトランジスタ
のベースが直接又は抵抗を介して前記ＰＮＰトランジス
タのコレクタに接続されて成り、前記ＰＮＰトランジス
タ及びＮＰＮトランジスタのエミッタコレクタ系路に電
流を流す手段を有し、前記２種のトランジスタのエミッ
タ間に発生する電圧を出力電圧とするように構成したこ
とを特徴とする電圧源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204854A JPS6182510A (ja) | 1984-09-29 | 1984-09-29 | 電圧源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204854A JPS6182510A (ja) | 1984-09-29 | 1984-09-29 | 電圧源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182510A true JPS6182510A (ja) | 1986-04-26 |
Family
ID=16497493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204854A Pending JPS6182510A (ja) | 1984-09-29 | 1984-09-29 | 電圧源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182510A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542700A (ja) * | 1999-04-16 | 2002-12-10 | ザット コーポレーション | 改良型演算増幅器出力段 |
-
1984
- 1984-09-29 JP JP59204854A patent/JPS6182510A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002542700A (ja) * | 1999-04-16 | 2002-12-10 | ザット コーポレーション | 改良型演算増幅器出力段 |
| JP4718016B2 (ja) * | 1999-04-16 | 2011-07-06 | ザット コーポレーション | 改良型演算増幅器出力段 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267516A (en) | Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion | |
| US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| US4409500A (en) | Operational rectifier and bias generator | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| JPS6340900Y2 (ja) | ||
| JPS6182510A (ja) | 電圧源回路 | |
| JPH0247883B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| US20010026177A1 (en) | Low voltage bipolar drive circuits | |
| JPH04369105A (ja) | 増幅器 | |
| JPS6213844B2 (ja) | ||
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPS6155805B2 (ja) | ||
| JPH05327361A (ja) | 演算増幅器 | |
| JPS60128703A (ja) | ダ−リントン差動増幅器 | |
| JPS6133710Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0646370B2 (ja) | 定電流回路 |