JPH02307382A - モータの速度制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、モータの回転によって発生するＦＧ倍信号基
づいてモータの速度制御を行なう、モータの速度制御回
路に関するものである。

（ロ）従来の技術 従来におけるモータの速度制御回路について、第５図を
用いて説明する。

第５図において、（１）は三相のモータであり、該モー
タ（１）には３個のホール素子（図示せず）が設けられ
ている為、該モータ（１）が回転すると、該モータ（１
）からは１２０度づつ位相のずれた３種類のホール出力
波形が得られる。（２）はホールアンプであり、前記ホ
ール出力レベルが小さい為、該ホールアンプ（２）は３
種類の前記ホール出力を増幅する。（３）はホールロジ
ック回路であり、該ホールロジック回路（３）は、３種
類の前記ホール出力の増幅波形を、Ｈ（ｈｉｇｈ）レベ
ノ呟Ｍ（ｍｉｄｄｌｅ）レベル、Ｌ　（ｌｏｗ）レベル
の３値から成る３種類の波形に波形整形する。尚、３種
類の３値波形の位相は１２０度づつずれた状態にある。

（４）は駆動回路であり、該駆動回路（４）は、前記ホ
ールロジック回路（３）出力を受け、該ホールロジック
回路（３）出力に基づく３種類の駆動信号を出力し、該
駆動信号によって前記モータ（１）を回転きせている。

即ち、上述したループが前記モータ（１）の駆動系であ
る。

（５）は分周回路であり、該分周回路（５）は、発振回
路（６）から出力される発振クロックを分周し、分周ク
ロック（基準信号）を出力する。（７）はＦＧアンプで
ある。ここで前記モータ（１）の回転に応じてＦＧ倍信
号発生するが、該ＦＧ倍信号発生源のインピーダンスが
高いと共に、該ＦＧ倍信号レベルが低くなる為、前記Ｆ
Ｇアンプ（７）は該ＦＧ倍信号増幅する。（８）はシュ
ミットアンプである。ここで前述した様に、前記ＦＣ信
号の発生源のインピーダンスが高いことから、該ＦＧ倍
信号外来ノイズ及び前記モータ（１）の回転によって発
生するノイズ等の影響を受は易い。そこで前記シュミッ
トアンプ（８）は、該シュミットアンプ（８）のヒステ
リシス幅以内に存在する前記ＦＧ倍信号重畳ノイズを除
去するために設けられており、そして前記ヒステリシス
幅の上限レベルを示すスレッショルド電圧まで前記ＦＧ
アンプ（７）出力が立上がった時、前記シュミットアン
プ（８）出力はＨレベルとなり、且つ前記ヒステリシス
幅の下限レベルを示すスレッショルド電圧まで前記ＦＧ
アンプ（７）出力が立下がった時、前記シュミットアン
プ（８〉出力はＬレベルとなる。即ち前記シュミットア
ンプ（８）は、ヒステリシス幅に応じてＨ，Ｌレベルと
なる方形波信号を出力する。（９）は比較回路であり、
該比較回路（９）は、前記分周回路（５）出力と前記シ
ュミットアンプ（８）出力を比較する。詳しくは、前記
分周回路（５）出力の所定周期中に、前記シュミットア
ンプ（８）出力が何周助合まれるのかを比較し、比較結
果を出力する。

例えば、前記モータ（１）の現在の回転数が希望の回転
数よりも低い場合、ＦＧ倍信号周波数も低くなる為、前
記分周回路（５）出力の所定周期中に含まれる前記シュ
ミットアンプ＜８〉出力の周期数は、前記モータ（１）
が希望の回転数で回転している時における、前記分周回
路（５）出力の所定周期中に含まれる前記シュミットア
ンプ（８）出力の基準周期数に比べて少なくなってしま
う。従って前記比較回路（９）は、上記した状態を検出
し、前記モータ（１）を希望の回転数にまで上昇させる
為の加速信号（正パルス）を出力する。反対に前記モー
タ（１）の現在の回転数が希望の回転数よりも高い場合
、ＦＧ倍信号周波数も高くなる為、前記分周回路（５）
出力の所定周期中に含まれる前記シュミットアンプ（８
）出力の周期数は基準周期数よりも多くなってしまう。

従って前記比較回路（９）は、前記モータ（１）を希望
の回転数にまで下降させる為の減速信号（負パルス）を
出力する。（１０）は積分アンプであり、該積分アンプ
（１０）は前記比較回路（９）の比較結果を積分して前
記駆動回路（４）にフィードバックしている。上述の如
く、前記モータ（１）のＦＧ倍信号基づく前記積分アン
プ（１０）出力を前記駆動回路（４）にフィードバック
するループが前記モータ（１）の速度制御系であり、こ
れによって、前記モータ（１）の回転は希望の回転数に
速度制御されることになる。

（ハ）発明が解決しようとする課題 しかしながら前記従来の技術において、ＦＧアンプ（７
）で増幅されたＦＧ倍信号重畳している重畳ノイズが、
シュミットアンプ（８）のヒステリシス幅を超えてしま
った場合、シュミットアンプ（８〉ではこのＦＧ倍信号
重畳ノイズを除去できない為、このＦＧ倍信号重畳ノイ
ズに対応してシュミットアンプ（８）出力にはノイズが
現れてしまうことになる。つまり、本来Ｈレベル（又は
Ｌレベル）でなければならないシュミットアンプ（８）
出力にＬレベル（又はＨレベル）のパルスノイズが現れ
てしまうことになる。

従って、パルスノイズの現れたシュミットアンプ（８）
出力と分周回路（５）出力とを比較回路り９）で比較し
てしまうと、例えモータ（１）が希望の回転数で回転し
ている場合であっても、前記比較回路（９）は、分周回
路（５）出力の所定周期中に含まれるシュミットアンプ
ク８）出力の周期数が基準周期数よりも多いと誤判断し
、即ちモータ（１）の回転数が希望の回転数よりも高い
と誤判断し、これよりモータ（１）の回転数を下降させ
る為の減速信号を誤って出力してしまい、結果としてモ
ータ（１）の回転数を希望の回転数よりも低くしてしま
っていた。即らモータ（１）を正常に速度制御できない
問題点があった。

（ニ）課題を解決するための手段 本発明は、前記問題点を解決するために為されたもので
あり、 モータを駆動する駆動回路と、前記モータの回転に応じ
て発生したＦＧ倍信号重畳ノイズを除去するシュミット
回路と、基準信号と前記シュミット回路の出力信号とを
比較する比較回路とを備え、該比較回路の比較結果に基
づいて前記駆動回路を駆動することによって、前記モー
タの速度制御を行なうモータの速度制御回路において、
前記シュミット回路のヒステリシス幅を超えた前記ＦＣ
信号の重畳ノイズに応じて前記シュミット回路の出力信
号に現れたノイズを除去するノイズ除去回路を備え、 前記基準信号と前記ノイズ除去回路の出力信号とを前記
比較回路で比較することによって得られた比較結果に基
づいて、前記駆動回路を駆動することを特徴とする。

（ホ）作用 本発明によれば、ＦＧ倍信号重畳している重畳ノイズが
シュミット回路のヒステリシス幅を超えてしまった場合
、このＦＧ倍信号重畳ノイズに対応してシュミット回路
出力にはノイズが現れてしまうが、このノイズは、シュ
ミット回路後段に設けたノイズ除去回路によって除去さ
れ、これより比較回路からは、モータを希望速度で回転
させるための正確な比較結果が得られ、従って比較回路
の比較結果がフィードバックされる駆動回路によって、
モータは正確に速度制御されることになる。

（へ）実施例 本発明の詳細を図示の実施例により具体的に説明する。

第１図において、（１１）はノイズ除去回路であり、該
ノイズ除去回路（１１）は、分周回路（１２）の分周ク
ロックＣＬＫに基づいて動作し、シュミットアンプ（８
）出力に含まれるノイズを除去するものである。つまり
、ＦＧアンプ（７）で増幅されたＦＧ信号スの重畳ノイ
ズの中で、シュミットアンプ（８）のヒステリシス幅を
超えた重畳ノイズは、該シュミットアンプ（８）で除去
しきれない為、この重畳ノイズに対応して該シュミット
アンプ（８）出力にはノイズが現れてしまう。そこでこ
のノイズを除去し、モータ（１）を正確に速度制御する
ために、前記ノイズ除去回路（１１）が設けられている
のである。尚、第１図において第５図と同一素子につい
ては同一符号を付すことにする。

以下、第１図のノイズ除去回路（１１）の具体例及び動
作について説明する。

第２図はノイズ除去回路（１１）の具体回路を示す回路
図である。第２図において、（１２−１）（１２−２）
〜（１２−ｎ　）はｎ段の第１のフリップフロップ群（
ディレイドタイプ）であり、前記フリップフロップ（１
２−１）のり、（データ）端子にはシュミットアンプ（
８）出力が印加移れる。（１３）はＡＮＤゲート（第１
の論理積回路）であり、該ＡＮＤゲート（１３）の入力
端は前記フリップフロップ群（１２−１）（１２−２）
〜（１２−ｎ）の各出力端子、即ちＱ、、Ｑ、、・Ｑｎ
端子と接続されている。（１４−１）（１４−２）〜（
１４−ｎ’）はｎ′段の第２のフリップフロップ群（デ
ィレイドタイプ）であり、前記フリップフロップ（１４
−１）のり、′端子は前記ＡＮＤゲート（１３）の出力
端と接続きれる。（１５）はＡＮＤゲート（第２の論理
積回路）であり、該ＡＮＤゲート（１５）の入力端は前
記フリップフロップ群（１４−１）（１４−２）〜（１
４−ｎ’）の各反転出力端子、即ちＱ、’、Ｑ、’、・
・・Ｑｎ″端子と接続されており、該ＡＮＤゲート（１
５）の出力端は比較回路（９）と接続される。更に前記
フリップフロップ群（１２−１＞（１２−２）〜（１２
−ｎ＞　、　（１４−１）（１４−２）〜（１４−ｎ’
）のＣＬ（クロック）端子には、分周回路（１２）の分
周クロックＣＬＫが印加される。

まずフリップフロップ群＜１２−１）＜１２−２）〜（
１２−ｎ）　、　（１４−１）（１４−２）〜（１４−
ｎ’）の段数を等しくした場合、例えばｎ＝ｎ’＝２と
した場合におけるノイズ除去回路（１１）の動作につい
て第３図のタイミングチャートを用いて説明する。

第１図のＦＧアンプ（７）で増幅されたＦＧ倍信号重畳
ノイズの中で、シュミットアンプ（８）のヒステリシス
幅を超えた重畳ノイズが発生してしまい、この重畳ノイ
ズに対応して、シュミットアンプ（８）出力にノイズＮ
、、Ｎ、が現れたとする。詳しくはシュミットアンプ（
８）出力のＬレベル期間にＨレベルのパルスノイズＮ、
が発生し、且つシュミットアンプ（８）出力のＨレベル
期間にＬレベルのパルスノイズＮ、が発生したとする（
第３図イ）。そしてシュミットアンプ（８）出力がフリ
ップフロップ（１２−１）のＤ１端子に印加されると、
該フリップフロップ（１２−１）のＱ、端子から第３図
口の波形が得られ、フリップフロップ（１２−２）のＱ
８端子から第３図ハの波形が得られる。これ等フリップ
フロップ（１２−１＞（１２−２）のＱ、、Ｑ、端子出
力はＡＮＤゲート（１３）に印加され、該ＡＮＤゲート
（１３）からは第３図二の波形が得られる。その後、Ａ
ＮＤゲート（１３）出力はフリップフロップ（１４−１
）のＤｌ゛端子に印加される為、該フリップフロップ（
１４−１）のＱ１′端子から第３ｒＸｉホの波形が得ら
れ、フリップフロップ（１４−２）のＱ、゛端子から第
３図への波形が得られる。これ等フリップフロップ（１
４−１）（１４−２＞のＱ、’、Ｑ、’端子出力はＡＮ
Ｄゲート（１５〉に印加され、これより該ＡＮＤゲート
（１５）からは、第３図トに示す様にパルスノイズＮ、
、Ｎ、を除去した波形がノイズ除去回路（１１）出力と
して出力されることになる。ここで第３図イの時刻ｔｏ
。

ｔ、、ｔｍは夫々第３図トの時刻ｔ　Ｉ’＋　ｉ　＋’
、ｊ　＊’に対応するが、時間ｔ０〜ｔ　＋、ｉ　＋〜
ｔよ等の各周期は夫々時間ｔ。′〜ｉ　＋’、ｉ　＋’
〜ｔ、′等の各周期と等しくなる為、言い換えれば第１
図のシュミットアンプ（８）出力とノイズ除去回路（１
１）出力の各対応サイクルが等しい為、第１図において
ノイズ除去回路（１１）出力が比較回路（９）に印加さ
れると、該比較回路（９）からは、モータ（１）を希望
の回転数で回転させる為の正確な比較結果が得られるの
である。

尚、フリップフロップ群（１２（）（１２−２）〜（１
２−ｎ）　、　（１４−１＞（Ｌ４−２）〜（１４−ｎ
’）の段数をｎ＝ｎ’とした場合において、シュミット
回路（８）出力に現れたノイズの中で、第２図回路にて
除去可能なノイズ幅は、前記ノイズに対応して初段のフ
リップフロップ（１２−１）のＱ、端子から得られる出
力幅Ｔ、をＴ＋＝（ｎ−１）／　ｆ’　：　（但しｒは
分周クロックＣＬＫの周波数） とさせる幅でなければならない。

またこの場合において、シュミット回路（８）出力に現
れたノイズの中で、第２図回路にて除去可能なノイズ発
生位置は、シュミット回路（８）出力のレベル期間と、
シュミット回路（８）出力のＨレベル期間中の所定期間
のみである。ここで、該所定期間とは、フリップフロッ
プ（１２−１）のＱ、端子出力（第３図口）のＨレベル
期間において、立上がり（又は立下がり）エッチから最
大前記幅Ｔ。

たけ離れた位置に、ノイズに対応したフリップフロップ
（１２−１）のＱ１端子出力の立下がり（又は立上がり
）を位置させる様な期間でなければならない。

以上のノイズ除去のための条件を満足するノイズがシュ
ミットアンプ（８）出力に現れたのならば、ＡＮＤゲー
ト（１５）からはノイズを除去した波形が確実に得られ
ることになり、これよりモータ（１）は正確に速度制御
されることになる。

次にフリップフロップ群（１４−１）（１４−２）〜（
１４−ｎ’）の段数をフリップフロップ群（１２−１）
（１２−２）〜（１２−ｎ　）の段数よりも多く設定し
た場合、例えばｎ−２，ｎ’＝３とした場合におけるノ
イズ除去回路（１１）の動作について、第４図のタイミ
ングチャートを用いて説明する。

第１図のＦＧアンプ（７）で増幅されたＦＣ信号の重畳
ノイズの中で、シュミットアンプ（８）のヒステリシス
幅を超えた重畳ノイズが発生してしまい、この重畳ノイ
ズに対応して、シュミットアンプ（８）出力にノイズＮ
、、Ｎ、が現れたとする。詳しくはシュミットアンプ（
８）出力のＬレベル期間にＨレベルのパルスノイズＮ、
が発生し、且つシュミットアンプ（８）出力のＨレベル
期間にＬレベルのパルスノイズＮ４が発生したとする（
第４図イ）。そしてシュミットアンプ（８）出力がフリ
ップフロップ（１２−１）のり、端子に印加されると、
該フリップフロップ（１２（）のＱ、端子から第４図口
の波形が得られ、フリップフロップ（１２−２）のＱ、
端子から第４図ハの波形が得られる。これ等ブリッププ
ロップ（１２−１）（１２−２）のＱ、、Ｑ、端子出力
はＡＮＤゲート（１３）に印加され、該ＡＮＤゲー）　
（１３）からは第４図二の波形が得られる。その後、Ａ
ＮＤゲート（１３）出力はフリップフロップ（１４（）
のり、゛端子に印加される為、該フリップフロップ（１
４−１）のＱ、′端子から第４図示の波形が得られ、フ
リップフロップ（１４−２）のＱ、゛端子から第４図へ
の波形が得られ、更に３段目のフリップフロップ（図示
せず）のＱ、゛端子から第４図トの波形が得られる。こ
れ等フリップフロップのＱ１′。

Ｑ、’、Ｑ、’端子出力はＡＮＤゲート（１５）に印加
され、これより該ＡＮＤゲート（１５）からは、第４図
チに示す様にパルスノイズＮ、、Ｎ、を除去した波形が
ノイズ除去回路（１１）出力として出力されることにな
る。ここで第４図イの時刻１　、、１　、は夫々第４図
チの時刻ｔ　ｓ’、ｔ　４’に対応しており、期間ｔ、
〜ｔ４は期間ｔｍ’〜ｔ４′と略等しく、即ち第１図の
シュミットアンプ（８）出力とノイズ除去回路（１１）
出力の各対応サイクルは略等しくなる。但し、ｎ＜ｎ’
（＝ｎ＋１）の場合にシュミットアンプ（８）出力の所
定サイクルに対応するノイズ除去回路（１１）出力の対
応サイクルは、前述したｎ＝ｎ゛の場合にシュミットア
ンプ（８）出力及びノイズ除去回路（１１）出力の各対
応サイケ）しが等しくなる状態と比べて、誤差を含むこ
とになる。ところが、この誤差は、モータ（１）を希望
の回転数で回転させるのに支障のない範囲である。従っ
てｎ＝ｎ゛の場合と同様に、ノイズ除去回路（１１）出
力が比較回路（９）に印加されると、該比較回路（９）
からは、モータ（１）を希望の回転数で回転させる為の
正確な比較結果が得られるのである。

尚、フリップフロップ群（１ｚ−ｔ）（ｘｚ−ｚ）〜（
１２−ｎ）　、　（１４−１）（１４−２）〜（１４−
ｎ’）の段数関係をｎ＜ｎ’とした場合において、シュ
ミット回路（８）出力に現れたノイズの中で、第２図回
路にて除去可能なノイズ幅は、以下の通りである。つま
りシュミットアンプ（８）出力のＬレベル期間において
は、前記ノイズに対応して初段のフリップフロップ（１
２−１）のＱ１端子から得られる出力幅Ｔ、をＴ　＊　
＝　Ｔ　１とさせるノイズ幅でなければならない。また
シュミットアンプ（８）出力のＨレベル期間においては
、前記ノイズに対応して初段のフリップフロップ（１２
−１）のＱ１端子から得られる出力幅Ｔ、をＴｓ＝（ｎ
’−ｎ）／ｆ’ ときせる幅でなければならない。

またこの場合において、前述したノイズ幅の条件を満足
するノイズであれば、該ノイズはシュミットアンプ（８
）出力のＨ，Ｌレベル期間の如何なる位置にも現れても
、第２図回路にて除去されることになり、その結果、モ
ータ（１）は正確に速度制御詐れることになる。

以上より本実施例によれば、フリップフロップ群（１２
−１）（１２−２）〜（１２−ｎ）、　（１４−１）（
１４−２）〜（１４−ｎ’）の段数を等しくすれば、ノ
イズ除去回路（１１）からはシュミットアンプク８）出
力と等しいサイクルのノイズ除去出力が得られ、またフ
リップフロップ群（１４−１）（１４−２）〜（１４−
ｎ’　）の段数をフリップフロップ群（１２−１）（１
２−２）〜（１２−ｎ）の段数より多くすれば、シュミ
ットアンプ（８）出力の如何なる位萱にノイズが発生し
ても、ノイズ除去回路（１１）で除去できることになる
。従って、モータ（１）は正確に速度制御されるのであ
る。

（ト）発明の効果 本発明によれば、シュミット回路のヒステリシス幅を超
えたＦＧ倍信号重畳ノイズに応じてシュミット回路出力
に現れたノイズを、ノイズ除去回路で除去できる為、こ
れよりモータを正確に速度制御できる利点が得られる。

【図面の簡単な説明】 第１図は本発明のモータの速度制御回路を示すブロック
図、第２図はノイズ除去回路の具体回路を示す回路図、
第３図及び第４図は第１図の各部波形を示すタイミング
チャート、第５図は従来のモータの速度制御回路を示す
ブロック図である。 （１）・・・モータ、（４）・・・駆動回路、（８）・
・・シュミットアンプ、（９）・・・比較回路、（１１
）・・・ノイズ除去回路。

Claims (4)

【特許請求の範囲】
1. （１）モータを駆動する駆動回路と、前記モータの回転
   に応じて発生したＦＧ信号の重畳ノイズを除去するシュ
   ミット回路と、基準信号と前記シュミット回路の出力信
   号とを比較する比較回路とを備え、該比較回路の比較結
   果に基づいて前記駆動回路を駆動することによって、前
   記モータの速度制御を行なうモータの速度制御回路にお
   いて、前記シュミット回路のヒステリシス幅を超えた前
   記ＦＧ信号の重畳ノイズに応じて前記シュミット回路の
   出力信号に現れたノイズを除去するノイズ除去回路を備
   え、 前記基準信号と前記ノイズ除去回路の出力信号とを前記
   比較回路で比較することによって得られた比較結果に基
   づいて、前記駆動回路を駆動することを特徴としたモー
   タの速度制御回路。
2. （２）前記ノイズ除去回路は、 前記シュミット回路の出力信号が印加される複数段の第
   １のフリップフロップ群と、 該第１のフリップフロップ群の各出力段に得られる信号
   の論理積を演算する第１の論理積回路と、 該第１の論理積回路の出力信号が印加される複数段の第
   ２のフリップフロップ群と、 該第２のフリップフロップ群の各出力段に得られる信号
   の論理積を演算する第２の論理積回路と、 より成ることを特徴とする請求項（１）記載のモータの
   速度制御回路。
3. （３）前記第１及び第２のフリップフロップ群の段数を
   等しくしたことを特徴とする請求項（２）記載のモータ
   の速度制御回路。
4. （４）前記第２のフリップフロップ群の段数を前記第１
   のフリップフロップ群の段数より多く設定したことを特
   徴とする請求項（２）記載のモータの速度制御回路。