JPH0328910B2 - - Google Patents
Info
- Publication number
- JPH0328910B2 JPH0328910B2 JP59112478A JP11247884A JPH0328910B2 JP H0328910 B2 JPH0328910 B2 JP H0328910B2 JP 59112478 A JP59112478 A JP 59112478A JP 11247884 A JP11247884 A JP 11247884A JP H0328910 B2 JPH0328910 B2 JP H0328910B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- speed
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、位相同期引込み対策を施こしたデイ
ジタルサーボ装置に関するものである。
ジタルサーボ装置に関するものである。
従来、デイジタルサーボ装置として、第１図に
示すものがあつた。図において、１はタイミング
パルス発生回路、２は３入力NORゲート回路、
３はｍビツト２進カウンタ、４は（ｎ＋１）入力
NORゲート回路、５は（ｍ−ｎ）入力ORゲート
回路、６はｎ段のゲート群、７はｎビツトラツチ
回路、８はパルス幅変調（以下PWMと称す）回
路、９はNORゲート回路であり、以上の構成に
より回転体の回転速度の基準速度に対する誤差を
検出出力する速度制御装置３１が構成されてい
る。また１０はタイミングパルス発生回路、１１
はｋビツト２進カウンタ、１２はゲート信号発生
回路、１３と１４はｌ段のゲート群、１５はｌビ
ツトラツチ回路、１６はPWM回路路であり、以
上の構成により回転体の回転位相の基準位相に対
する位相差を検出する位相制御装置３２が構成さ
れている。
示すものがあつた。図において、１はタイミング
パルス発生回路、２は３入力NORゲート回路、
３はｍビツト２進カウンタ、４は（ｎ＋１）入力
NORゲート回路、５は（ｍ−ｎ）入力ORゲート
回路、６はｎ段のゲート群、７はｎビツトラツチ
回路、８はパルス幅変調（以下PWMと称す）回
路、９はNORゲート回路であり、以上の構成に
より回転体の回転速度の基準速度に対する誤差を
検出出力する速度制御装置３１が構成されてい
る。また１０はタイミングパルス発生回路、１１
はｋビツト２進カウンタ、１２はゲート信号発生
回路、１３と１４はｌ段のゲート群、１５はｌビ
ツトラツチ回路、１６はPWM回路路であり、以
上の構成により回転体の回転位相の基準位相に対
する位相差を検出する位相制御装置３２が構成さ
れている。
また２２は３入力NORゲート、２３はｎ入力
NORゲート回路、２４はＤフリツプフロツプで
あり、以上の構成により速度制御範囲外情報であ
る位相同期引込信号の作成回路が構成され、また
１７，１８，１９は２入力NORゲート回路、２
０はインバータ回路、２１はパルス発生器であ
り、以上の構成により上記位相制御装置３２から
の位相差信号をそのまま、あるいはPWM出力の
デユーテイ比50％の信号と全く等価な信号を出力
する位相差信号出力回路３３が構成されている。
NORゲート回路、２４はＤフリツプフロツプで
あり、以上の構成により速度制御範囲外情報であ
る位相同期引込信号の作成回路が構成され、また
１７，１８，１９は２入力NORゲート回路、２
０はインバータ回路、２１はパルス発生器であ
り、以上の構成により上記位相制御装置３２から
の位相差信号をそのまま、あるいはPWM出力の
デユーテイ比50％の信号と全く等価な信号を出力
する位相差信号出力回路３３が構成されている。
次に動作について説明する。
まず、回転体を基準信号に位相同期して回転駆
動せしめるデイジタルサーボ装置の動作原理につ
いて説明する。
動せしめるデイジタルサーボ装置の動作原理につ
いて説明する。
第２図、第３図は第１図のデイジタルサーボ装
置の速度制御装置３１及び位相制御装置３２のあ
る時刻（ｔ＝０）において電源が投入された時、
即ち起動時及び速度制御範囲以外の高速時におけ
る各部の波形図である。
置の速度制御装置３１及び位相制御装置３２のあ
る時刻（ｔ＝０）において電源が投入された時、
即ち起動時及び速度制御範囲以外の高速時におけ
る各部の波形図である。
まず初めに速度制御装置３１の動作原理につい
て、第２図を参照しながら説明する。なお第２図
のf1はカウンタ３の計数動作を、j1はｎ段のゲー
ト群６の出力を、k1はｎビツトラツチ回路７の出
力をアナログ的に表示したものである。
て、第２図を参照しながら説明する。なお第２図
のf1はカウンタ３の計数動作を、j1はｎ段のゲー
ト群６の出力を、k1はｎビツトラツチ回路７の出
力をアナログ的に表示したものである。
タイミングパルス発生回路１はクロツクパルス
a1を用いてFG信号b1と同期した信号c1を発生す
る。また上記タイミング発生回路１は信号c1とす
る一定時間の位相差を有する信号d1，e1を発生す
る。上記信号c1はｎ段のゲート群６を介した上記
ｍビツト２進カウンタ３の下位ｎビツトの計数値
をｎビツトラツチ回路７に記憶させるためのラツ
チパルスであり、上記信号d1は上記ｎビツトラツ
チ７が上記ｍビツト２進カウンタ３の下位ｎビツ
トの計数値を記憶する間、上記クロツクパルスを
禁止する速度誤差カウンタ停止信号であり、上記
信号e1は上記ｍビツト２進カウンタ３をプリセツ
トするためのプリセツトパルスである。
a1を用いてFG信号b1と同期した信号c1を発生す
る。また上記タイミング発生回路１は信号c1とす
る一定時間の位相差を有する信号d1，e1を発生す
る。上記信号c1はｎ段のゲート群６を介した上記
ｍビツト２進カウンタ３の下位ｎビツトの計数値
をｎビツトラツチ回路７に記憶させるためのラツ
チパルスであり、上記信号d1は上記ｎビツトラツ
チ７が上記ｍビツト２進カウンタ３の下位ｎビツ
トの計数値を記憶する間、上記クロツクパルスを
禁止する速度誤差カウンタ停止信号であり、上記
信号e1は上記ｍビツト２進カウンタ３をプリセツ
トするためのプリセツトパルスである。
ｍビツト２進カウンタ３の計数動作にあたつて
は、第２図のf1に示す如くFG信号b1と同期した
プリセツトパルスe1によつてｍビツト２進カウン
タ３はリセツトされ、その直後から計数を開始す
る。そしてｍビツト２進カウンタ３の計数値f1が
2m−22となれば、ORゲート５の出力i1によりｎ
段のゲーート群６は開き、ｍビツト２進カウンタ
３の下位ｎビツトの計数値を出力する。またｍビ
ツト２進カウンタ３の計数値f1が最大値2m−１に
なれば、NNORゲート４の出力ｇによりNORゲ
ート２を閉じ、ｍビツト２進カウンタ３の計数動
作を停止させ、ｎ段のゲート群６の出力j1は2n−
１となる。そしてプリセツトパルスe1によりｍビ
ツト２進カウンタ３がプリセツトされる直前のｎ
段ゲート段６の出力j1がラツチパルスc1によつて
ｎビツトラツチ７に記憶される。この場合、FG
信号b1が中心周波数のとき、即ちラツチパルスc1
及びプリセツトパルスe1が中心周波数のときにラ
ツチパルスc1によつてｎビツトラツチ７に記憶さ
れる時点のｎ段ゲート群６の出力が２（n-1)、即ち
ｍビツト２進カウンタ３の計数値f1が2m−2(n-1)と
なるように上記クロツクパルスa1の周期を決めて
おくものとする。そしてｎビツトラツチ７に記憶
された値k1をパルス幅変調回路８によりPWM出
力Ｓとして取り出す。ここで、回転体により得ら
れるFG信号b1が中心周波数のとき、即ちｎビツ
トラツチ７の出力k1が2(n-1)であるときPWM出力
Ｓのデユーテイ比が50％となるようにPWM回路
８が構成されているものとする。
は、第２図のf1に示す如くFG信号b1と同期した
プリセツトパルスe1によつてｍビツト２進カウン
タ３はリセツトされ、その直後から計数を開始す
る。そしてｍビツト２進カウンタ３の計数値f1が
2m−22となれば、ORゲート５の出力i1によりｎ
段のゲーート群６は開き、ｍビツト２進カウンタ
３の下位ｎビツトの計数値を出力する。またｍビ
ツト２進カウンタ３の計数値f1が最大値2m−１に
なれば、NNORゲート４の出力ｇによりNORゲ
ート２を閉じ、ｍビツト２進カウンタ３の計数動
作を停止させ、ｎ段のゲート群６の出力j1は2n−
１となる。そしてプリセツトパルスe1によりｍビ
ツト２進カウンタ３がプリセツトされる直前のｎ
段ゲート段６の出力j1がラツチパルスc1によつて
ｎビツトラツチ７に記憶される。この場合、FG
信号b1が中心周波数のとき、即ちラツチパルスc1
及びプリセツトパルスe1が中心周波数のときにラ
ツチパルスc1によつてｎビツトラツチ７に記憶さ
れる時点のｎ段ゲート群６の出力が２（n-1)、即ち
ｍビツト２進カウンタ３の計数値f1が2m−2(n-1)と
なるように上記クロツクパルスa1の周期を決めて
おくものとする。そしてｎビツトラツチ７に記憶
された値k1をパルス幅変調回路８によりPWM出
力Ｓとして取り出す。ここで、回転体により得ら
れるFG信号b1が中心周波数のとき、即ちｎビツ
トラツチ７の出力k1が2(n-1)であるときPWM出力
Ｓのデユーテイ比が50％となるようにPWM回路
８が構成されているものとする。
さらに起動対策として、電源投入時のｎビツト
ラツチ７の出力k1にかかわらずｍビツト２進カウ
ンタ３が最大値2m−１になれば起動指令信号ｇが
検出され、該起動指令信号ｇをラツチパルスc1に
よりＤフリツプフロツプ２４にラツチした信号Ａ
と上記起動指令信号ｇによりPWM出力Ｓを回転
体の速度が速度制御範囲内になるまで強制的に
“Ｌ”にすることにより起動時の問題点を取り除
いている。
ラツチ７の出力k1にかかわらずｍビツト２進カウ
ンタ３が最大値2m−１になれば起動指令信号ｇが
検出され、該起動指令信号ｇをラツチパルスc1に
よりＤフリツプフロツプ２４にラツチした信号Ａ
と上記起動指令信号ｇによりPWM出力Ｓを回転
体の速度が速度制御範囲内になるまで強制的に
“Ｌ”にすることにより起動時の問題点を取り除
いている。
次に位相制御装置３２の動作原理について、第
３図を参照しながら説明する。なお第３図のf2は
ｋビツト２進カウンタ１１の計数動作を、j2はｌ
段のゲート群１４の出力を、k2はｌビツトラツチ
回路１５の出力をアナログ的に表示したものであ
る。タイミングパルス発生回路１０はクロツクパ
ルスa2を用いて外部基準信号b2と同期した信号e2
を発生する。該信号e2はｋビツト２進カウンタ１
１をプリセツトするためのプリセツトパルスであ
る。
３図を参照しながら説明する。なお第３図のf2は
ｋビツト２進カウンタ１１の計数動作を、j2はｌ
段のゲート群１４の出力を、k2はｌビツトラツチ
回路１５の出力をアナログ的に表示したものであ
る。タイミングパルス発生回路１０はクロツクパ
ルスa2を用いて外部基準信号b2と同期した信号e2
を発生する。該信号e2はｋビツト２進カウンタ１
１をプリセツトするためのプリセツトパルスであ
る。
ｋビツト２進カウンタ１１の計数動作にあたつ
ては、第３図に示す如く、外部基準信号b2と同期
したプリセツトパルスe2によつてｋビツト２進カ
ウンタ１１はプリセツトされ、その直後から計数
を開始する。そしてｋビツト２進カウンタ１１の
計数値NLとNH（NL＜NH）に同期したゲート
信号i2，i3をゲート信号発生回路１２により発生
させ、該信号i2及びi3によりｋビツト２進カウン
タ１１の計数値f2が“０”から“NL”までｌ段
ゲート群１４の出力を強制的に“Ｌ”にし、ｋビ
ツト２進カウンタ１１の計数値f2が“NL”から
“NH”まではｌ段ゲート群１３，１４を開き、
ｋビツトカウンタ１１の下位ｌビツトの計数出力
をそのままｌ段ゲート群１４の出力j2として出力
させ、ｋビツト２進カウンタ１１の計数値f2が
“NH”以上のときは、ｌ段ゲート群１４の出力
を強制的に“Ｈ”にする。以上により第３図のj2
に示すような台形波を形成し、PG信号c2により、
ｌ段ゲート群１４の出力j2をｌビツトラツチ回路
１５に記憶させる。こでPG信号c2が中心周波数
のときにｌビツトラツチ回路１５にラツチされる
値が2(l-1)となるようにクロツクパルスa2の周期及
びNL値，NH値を決めておくものとする。上記
ｌビツトラツチ回路１５に記憶された内容を
PWM回路１６により、PWM出力Ｐとして取り
出し、位相補償フイルタを介し、速度制御出力に
重畳することにより回転体の回転位相を制御する
ものである。
ては、第３図に示す如く、外部基準信号b2と同期
したプリセツトパルスe2によつてｋビツト２進カ
ウンタ１１はプリセツトされ、その直後から計数
を開始する。そしてｋビツト２進カウンタ１１の
計数値NLとNH（NL＜NH）に同期したゲート
信号i2，i3をゲート信号発生回路１２により発生
させ、該信号i2及びi3によりｋビツト２進カウン
タ１１の計数値f2が“０”から“NL”までｌ段
ゲート群１４の出力を強制的に“Ｌ”にし、ｋビ
ツト２進カウンタ１１の計数値f2が“NL”から
“NH”まではｌ段ゲート群１３，１４を開き、
ｋビツトカウンタ１１の下位ｌビツトの計数出力
をそのままｌ段ゲート群１４の出力j2として出力
させ、ｋビツト２進カウンタ１１の計数値f2が
“NH”以上のときは、ｌ段ゲート群１４の出力
を強制的に“Ｈ”にする。以上により第３図のj2
に示すような台形波を形成し、PG信号c2により、
ｌ段ゲート群１４の出力j2をｌビツトラツチ回路
１５に記憶させる。こでPG信号c2が中心周波数
のときにｌビツトラツチ回路１５にラツチされる
値が2(l-1)となるようにクロツクパルスa2の周期及
びNL値，NH値を決めておくものとする。上記
ｌビツトラツチ回路１５に記憶された内容を
PWM回路１６により、PWM出力Ｐとして取り
出し、位相補償フイルタを介し、速度制御出力に
重畳することにより回転体の回転位相を制御する
ものである。
ここで第３図のk2に示す如く、回転体の起動時
あるいは速度が速度制御範囲外（高速時）になつ
た時にｌビツトラツチ回路１５に記憶される内容
が“０”と2−１を繰り返し、従つてPWM出
力Ｐが“Ｌ”と“Ｈ”を繰り返し、上記位相補償
フイルタのコンデンサの充放電速度の関係から応
答速度が極めて悪くなり、位相同期引込時間が長
くなる。そこで、回転体の速度が速度制御範囲以
下であること、即ち、k1が2n−１であることを検
出するために速度制御部の起動対策で用いている
起動指令信号ｇとＡを用い、また回転体の速度が
速度制御範囲以上であること、即ち、k1が“０”
であることをｎ入力NORゲート２３で検出し、
該ｎ入力NORゲート２３の出力を用い、NORゲ
ート２２により、回転体の速度が速度制御範囲外
でれば、“Ｌ”となる位相同期引込指令信号D0を
形成する。そして回転体の速度が速度制御範囲内
にあるとき、即ち位相同期引込指令信号D0が
“Ｈ”のときはNORゲート１９を閉じる一方、
NORゲート１７を開き、PWM回路１６の出力
ＰをそのままNORゲート１８の出力として取り
出す。また回転体の速度が速度制御範囲外のと
き、即ち位相同期引込指令信号D0が“Ｌ”のと
きはNORゲート１７を閉じる一方、NORゲート
１９を開き、位相がPWM出力のデユーテイ比略
50％の信号と全く等価な信号ＦをNORゲート１
８の出力P0として出力させる。
あるいは速度が速度制御範囲外（高速時）になつ
た時にｌビツトラツチ回路１５に記憶される内容
が“０”と2−１を繰り返し、従つてPWM出
力Ｐが“Ｌ”と“Ｈ”を繰り返し、上記位相補償
フイルタのコンデンサの充放電速度の関係から応
答速度が極めて悪くなり、位相同期引込時間が長
くなる。そこで、回転体の速度が速度制御範囲以
下であること、即ち、k1が2n−１であることを検
出するために速度制御部の起動対策で用いている
起動指令信号ｇとＡを用い、また回転体の速度が
速度制御範囲以上であること、即ち、k1が“０”
であることをｎ入力NORゲート２３で検出し、
該ｎ入力NORゲート２３の出力を用い、NORゲ
ート２２により、回転体の速度が速度制御範囲外
でれば、“Ｌ”となる位相同期引込指令信号D0を
形成する。そして回転体の速度が速度制御範囲内
にあるとき、即ち位相同期引込指令信号D0が
“Ｈ”のときはNORゲート１９を閉じる一方、
NORゲート１７を開き、PWM回路１６の出力
ＰをそのままNORゲート１８の出力として取り
出す。また回転体の速度が速度制御範囲外のと
き、即ち位相同期引込指令信号D0が“Ｌ”のと
きはNORゲート１７を閉じる一方、NORゲート
１９を開き、位相がPWM出力のデユーテイ比略
50％の信号と全く等価な信号ＦをNORゲート１
８の出力P0として出力させる。
従来の速度制御範囲外の位相同期引込み対策を
したデイジタルサーボ装置は以上のように構成さ
れており、速度制御範囲外情報を得るために、速
度制御装置３１のｎビツトラツチ出力k1を検出す
る多入力（ｎ入力）ゲート２３とｎ入力ゲート出
力と起動指令信号ｇと信号Ａとを加算する３入力
NORゲート２２とが必要であり、そのため部品
数が多い、配線数が多い等非常に構造が複雑とな
る問題があつた。
したデイジタルサーボ装置は以上のように構成さ
れており、速度制御範囲外情報を得るために、速
度制御装置３１のｎビツトラツチ出力k1を検出す
る多入力（ｎ入力）ゲート２３とｎ入力ゲート出
力と起動指令信号ｇと信号Ａとを加算する３入力
NORゲート２２とが必要であり、そのため部品
数が多い、配線数が多い等非常に構造が複雑とな
る問題があつた。
本発明は上記のような従来のものの欠点を除去
するためになされたもので、従来の起動指令信号
作成用Ｄフリツプフロツプにリセツト端子を追加
し、上記速度制御装置の既成信号のみをその入力
として位相同期引込信号作成手段を構成すること
により、位相同期引込み対策を行なうことがで
き、かつ部品点数を削減できるデイジタルサーボ
装置を提供することを目的としている。
するためになされたもので、従来の起動指令信号
作成用Ｄフリツプフロツプにリセツト端子を追加
し、上記速度制御装置の既成信号のみをその入力
として位相同期引込信号作成手段を構成すること
により、位相同期引込み対策を行なうことがで
き、かつ部品点数を削減できるデイジタルサーボ
装置を提供することを目的としている。
以下、本発明の実施例を図について説明する。
第４図は本発明の一実施例を示す。図において第
１図と同一符号は同一又は相当部分を示し、２５
は位相同期引込指令信号作成用リセツト端子付Ｄ
フリツプフロツプ（以下DFFと記す）であり、
該DFF２５は上記速度制御装置３１の速度制御
カウンタ最大値信号である起動指令信号ｇ，速度
誤差信号であるORゲート５の出力i1，速度誤差
カウンタ停止信号d1の各々をリセツト入力，Ｄ入
力，クロツク入力としている。
第４図は本発明の一実施例を示す。図において第
１図と同一符号は同一又は相当部分を示し、２５
は位相同期引込指令信号作成用リセツト端子付Ｄ
フリツプフロツプ（以下DFFと記す）であり、
該DFF２５は上記速度制御装置３１の速度制御
カウンタ最大値信号である起動指令信号ｇ，速度
誤差信号であるORゲート５の出力i1，速度誤差
カウンタ停止信号d1の各々をリセツト入力，Ｄ入
力，クロツク入力としている。
次に動作について説明する。
第５図は、ある時刻（ｔ＝０）において電源が
投入された起動時と、速度制御範囲外の高速時と
における本実施例装置の位相制御装置３２の波形
図である。ここで図示されていない速度制御装置
３１の動作波形は第２図と同じである。
投入された起動時と、速度制御範囲外の高速時と
における本実施例装置の位相制御装置３２の波形
図である。ここで図示されていない速度制御装置
３１の動作波形は第２図と同じである。
第５図において、a2からＰまでの波形は第３図
と全く同様であり、f2はｋビツト２進カウンタ１
１の計数動作を、j2はｌ段ゲート群１４の出力
を、k2はｌビツトラツチ回路１５の出力をアナロ
グ的に表示したものである。
と全く同様であり、f2はｋビツト２進カウンタ１
１の計数動作を、j2はｌ段ゲート群１４の出力
を、k2はｌビツトラツチ回路１５の出力をアナロ
グ的に表示したものである。
本実施例装置では、速度が速度制御範囲以下、
即ちf1が2n−１である場合、このことは、速度制
御装置３１において起動対策に用いられている起
動指令信号ｇを用いて検出され、この検出信号が
DFF２５のリセツト端子Ｒに入力される。また、
速度が速度制御範囲以上、即ちf1が“０”である
場合、このことは、速度制御装置３１のｍビツト
２進カウンタ３の計数値f1が2m−2nになるまで
“Ｌ”になつているORゲート５の出力i1をDFF２
５のＤ入力に入力し、さらに速度誤差カウンタ停
止信号d1をDFF２５のクロツクＴ入力に入力し、
ラツチさせることにより検出される。
即ちf1が2n−１である場合、このことは、速度制
御装置３１において起動対策に用いられている起
動指令信号ｇを用いて検出され、この検出信号が
DFF２５のリセツト端子Ｒに入力される。また、
速度が速度制御範囲以上、即ちf1が“０”である
場合、このことは、速度制御装置３１のｍビツト
２進カウンタ３の計数値f1が2m−2nになるまで
“Ｌ”になつているORゲート５の出力i1をDFF２
５のＤ入力に入力し、さらに速度誤差カウンタ停
止信号d1をDFF２５のクロツクＴ入力に入力し、
ラツチさせることにより検出される。
そして上記DFF２５により、回転体の速度が
速度制御範囲外あるいは制御範囲内であれば、
“Ｌ”あるいは“Ｈ”である位相同期引込指令信
号D1が形成出力される。
速度制御範囲外あるいは制御範囲内であれば、
“Ｌ”あるいは“Ｈ”である位相同期引込指令信
号D1が形成出力される。
まず回転体の速度が速度制御範囲外のとき、即
ち位相同期引込信号D1が“Ｌ”のときは、NOR
ゲート１７が閉じ、一方NORゲート１９が開き、
これにより位相制御装置３２のPWM回路１６の
PWM出力のデユーテイ比略50％の信号と全く等
価な信号ＦがNORゲート１８の出力P0として出
力される。また、回転体の速度が速度制御範囲内
にあるとき、即ち位相同期引込指令信号D1が
“Ｈ”のときは、NORゲート１９が閉じ、一方
NORゲート１７が開き、これによりPWM回路
１６の出力ＰがそのままNORゲート１８の出力
P0として取り出される。
ち位相同期引込信号D1が“Ｌ”のときは、NOR
ゲート１７が閉じ、一方NORゲート１９が開き、
これにより位相制御装置３２のPWM回路１６の
PWM出力のデユーテイ比略50％の信号と全く等
価な信号ＦがNORゲート１８の出力P0として出
力される。また、回転体の速度が速度制御範囲内
にあるとき、即ち位相同期引込指令信号D1が
“Ｈ”のときは、NORゲート１９が閉じ、一方
NORゲート１７が開き、これによりPWM回路
１６の出力ＰがそのままNORゲート１８の出力
P0として取り出される。
そして本実施例では、回転体の速度が速度制御
範囲内にある場合は、上記PWM回路１６からの
そのままの出力、即ち位相制御装置２からの位相
差信号でもつて回転体を基準位相に位相同期して
回転駆動し、また、速度制御範囲外にある場合
は、速度制御装置３１からの速度誤差信号でもつ
て回転体を速度制御する。
範囲内にある場合は、上記PWM回路１６からの
そのままの出力、即ち位相制御装置２からの位相
差信号でもつて回転体を基準位相に位相同期して
回転駆動し、また、速度制御範囲外にある場合
は、速度制御装置３１からの速度誤差信号でもつ
て回転体を速度制御する。
このように本実施例装置では、速度制御装置３
１の既成信号である起動指令信号ｇ，ORゲート
５の出力i1，速度誤差カウンタ停止信号d1の各々
をリセツト入力，Ｄ入力，クロツク入力とする
DFF２５でもつて位相同期引込指令信号D1を作
成出力するようにしたので、従来のような多入力
（ｎ入力）ゲート２３，3NORゲート２２は不要
となつて部品点数、配線を削減でき、構造を簡略
化できる。
１の既成信号である起動指令信号ｇ，ORゲート
５の出力i1，速度誤差カウンタ停止信号d1の各々
をリセツト入力，Ｄ入力，クロツク入力とする
DFF２５でもつて位相同期引込指令信号D1を作
成出力するようにしたので、従来のような多入力
（ｎ入力）ゲート２３，3NORゲート２２は不要
となつて部品点数、配線を削減でき、構造を簡略
化できる。
なお、上記実施例のデイジタルサーボ装置の速
度制御には、従来の速度制御装置３１の２つの起
動指令信号のうち、信号Ａにあたるものがない
が、上記起動指令信号ｇとPWM出力Ｓとで従来
の速度制御装置の起動特性と同等の起動信号を得
ている。
度制御には、従来の速度制御装置３１の２つの起
動指令信号のうち、信号Ａにあたるものがない
が、上記起動指令信号ｇとPWM出力Ｓとで従来
の速度制御装置の起動特性と同等の起動信号を得
ている。
以上の説明の如く、本発明によれば、速度制御
装置の既成信号のみを入力としたＤフリツプフロ
ツプを用いて、速度制御範囲外情報である位相同
期引込信号を得るようにしたので、部品数、配線
数の極めて少ない位相同期引込対策が施されたデ
イジタルサーボ装置が得られる効果がある。
装置の既成信号のみを入力としたＤフリツプフロ
ツプを用いて、速度制御範囲外情報である位相同
期引込信号を得るようにしたので、部品数、配線
数の極めて少ない位相同期引込対策が施されたデ
イジタルサーボ装置が得られる効果がある。
第１図は従来の回転体のデイジタルサーボ装置
のブロツク図、第２図及び第３図はその動作波形
図、第４図は本発明の一実施例によるデイジタル
サーボ装置のブロツク図、第５図はその動作波形
図である。 ２５……位相同期引込信号作成手段（Ｄフリツ
プフロツプ）、３１……速度制御手段、３２……
位相制御手段、３３……位相差信号出力手段。な
お図中同一符号は同一又は相当部分を示す。
のブロツク図、第２図及び第３図はその動作波形
図、第４図は本発明の一実施例によるデイジタル
サーボ装置のブロツク図、第５図はその動作波形
図である。 ２５……位相同期引込信号作成手段（Ｄフリツ
プフロツプ）、３１……速度制御手段、３２……
位相制御手段、３３……位相差信号出力手段。な
お図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ クロツクを用いて回転体の回転速度信号であ
るFG信号とそれぞれ所定の位相差を有するプリ
セツト信号および速度誤差カウンタ停止信号を発
生するタイミングパルス発生回路、上記FG信号
に同期したプリセツト信号によりリセツトされ上
記クロツクを計数する速度制御カウンタ、該カウ
ンタが最大値に達した時に速度制御カウンタ最大
値信号を発生し上記クロツクを停止するゲート、
上記カウンタの計数値がその最大値と下位ビツト
の最大値との差以上になつた時に速度誤差信号を
発生し該下位ビツトを出力するゲート、該ゲート
の出力をパルス幅変調するPWM回路を有し、回
転体の基準速度に対する誤差を２進数の変化とし
て検出しその誤差信号をパルス幅変調して出力す
るデイジタル速度制御手段と、 クロツクパルスを用いて外部基準信号に同期し
たプリセツトパルスを発生するタイミングパルス
発生回路、該プリセツトパルスによりリセツトさ
れ上記タイミングパルス発生回路で用いたクロツ
クパルスを計数する位相制御カウンタ、該位相制
御カウンタの出力が第１の所定値に達するまでそ
の出力をリセツトし第２の所定値に達するまでそ
の下位ビツトの計数出力を通過させるゲート、該
ゲートの出力を、回転体の回転位相信号である
PG信号のタイミングでラツチするラツチ回路、
該ラツチ回路の出力信号をパルス幅変調する
PWM回路を有し、上記回転体の回転位相の基準
位相に対する位相差を２進数の変化として検出し
その検出信号をパルス幅変調して出力するデイジ
タル位相制御手段と、 上記速度制御手段からの速度誤差信号が入力さ
れ上記回転体の回転速度が速度制御範囲内のとき
位相同期引込信号を、速度制御範囲外のとき位相
同期非引込信号を各々出力する位相同期引込信号
作成手段と、 上記位相制御手段からの位相差信号の所定のデ
ユーテイ比の信号と等価な信号を発生するパルス
発生器、上記位相同期引込信号が入力されたとき
上記位相制御手段からの位相差信号をそのまま出
力し上記位相同期非引込信号が入力されたとき上
記パルス発生器からの信号を出力するゲートを有
する位相差信号出力手段とを備え、 該位相差信号出力手段からの位相差信号を用い
て回転体を上記基準位相に位相同期して回転駆動
するデイジタルサーボ装置において、 上記位相同期引込信号作成手段は、上記速度制
御手段の速度制御カウンタ最大値信号、速度誤差
信号、速度誤差カウンタ停止信号の各々をそのリ
セツト入力、Ｄ入力、クロツク入力とするＤフリ
ツプフロツプからなり、 速度が速度制御範囲以下のときその旨を上記速
度誤差信号及び速度誤差カウンタ停止信号を用い
て検出するものであることを特徴とするデイジタ
ルサーボ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59112478A JPS60254210A (ja) | 1984-05-30 | 1984-05-30 | デイジタルサ−ボ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59112478A JPS60254210A (ja) | 1984-05-30 | 1984-05-30 | デイジタルサ−ボ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254210A JPS60254210A (ja) | 1985-12-14 |
| JPH0328910B2 true JPH0328910B2 (ja) | 1991-04-22 |
Family
ID=14587635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59112478A Granted JPS60254210A (ja) | 1984-05-30 | 1984-05-30 | デイジタルサ−ボ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254210A (ja) |
-
1984
- 1984-05-30 JP JP59112478A patent/JPS60254210A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60254210A (ja) | 1985-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4277754A (en) | Digital frequency-phase comparator | |
| JPH0614786B2 (ja) | Ｐｗｍ信号発生回路 | |
| JPS58121827A (ja) | パルス発生回路 | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| JPH0328910B2 (ja) | ||
| US4942595A (en) | Circuit for dividing the frequency of a digital clock signal by two and one-half | |
| US4177411A (en) | Speed-and-phase control circuit for a rotary machine | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPH0218033B2 (ja) | ||
| JPS6359162B2 (ja) | ||
| JPH05103489A (ja) | モータ速度制御装置 | |
| SU1624616A1 (ru) | Вентильный электродвигатель | |
| JPH02307382A (ja) | モータの速度制御回路 | |
| JP2923970B2 (ja) | モータ制御回路 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JPS6365962B2 (ja) | ||
| KR0155858B1 (ko) | 캡스턴 서보회로 | |
| KR100214565B1 (ko) | 필터 기능을 갖는 디엘엘(dll)회로 | |
| JP2859452B2 (ja) | モータ制御回路 | |
| JPH01113670A (ja) | 回転検出器 | |
| JPS5849109B2 (ja) | 方形電圧波形パルス列の切換方法 | |
| JPS6412191B2 (ja) | ||
| JP2689539B2 (ja) | 分周器 | |
| JPS5875322A (ja) | 位相および周波数比較器 | |
| JPS61224890A (ja) | 速度制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |