JPH0218033B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、例えば磁気記録再生装置の回転系を
制御するのに用いられるデイジタルサーボ装置の
改良に関するものである。

通常、VTRなどの磁気記録再生装置において
は、電動機などの回転系を滑らかに、かつ安定に
回転させるために自動周波数制御手段や自動位相
制御手段などが設けられている。これらを含め
て、サーボ装置はデイジタル化が進み、このため
制御出力においてもパルス幅変調信号などのデイ
ジタル量が用いられている。

本発明者らは、先にデイジタルサーボ装置とし
て、第１図に示す如き構成を提案したので、これ
について先ず説明する。また同図における要部の
信号波形を第２図に示す。第１図において、１は
回転体などの制御対象、２は波形整形回路、３は
ゲート信号発生器、４はANDゲート、５は検出
カウンタ、６はラツチ回路、７はパルス幅変調回
路、８は基準カウンタ、１１は低域通過フイル
タ、２５は駆動回路、１４はラツチ信号発生回路
である。

まず制御対象１より得られる被制御信号ａは波
形整形回路２を経て、比較信号ｂとして、ゲート
信号発生器３に入力する。このゲート信号発生器
３では、第２図１，２，３に示すように基準位相
信号ｃと上記比較信号ｂによりクロツクゲート信
号ｄを出力する。このクロツクゲート信号ｄは
ANDゲート４に入力され、検出カウンタ５に入
力するクロツク信号ｅをゲートしている。これに
より検出カウンタ５では、クロツクゲート信号ｄ
のパルス幅に応じた数だけクロツク信号ｅを計数
し、ANDゲート４が閉じた直後にラツチ信号ｆ
により、検出カウンタ５の計数情報は、ラツチ回
路６に転送され保持される。ここで、ラツチ回路
６に保持された情報は、基準カウンタ８の情報と
ともにパルス幅変調回路７に入力される。パルス
幅変調回路７では、ラツチ回路６の情報に対応し
たパルス幅を有し、基準カウンタ８のビツトQn
の周期信号であるパルス幅変調信号（以下PWM
信号と略す）ｇを出力する。このPWM信号は、
次段の低域通過フイルタ１１を経て、駆動回路２
５に入力され制御対象１を制御駆動する。

ここで、制御対象１の被制御量である位相が所
定の位相と異なつている時の動作を説明する。比
較信号ｂが基準位相信号ｃに対して所定の位相に
ある時（第２図Ａの状態）、PWM信号ｇのデユ
ーテイ（一周期中の“Ｈ”レベル期間）は50％に
設定されている。いま制御対象１の位相つまり比
較信号ｂの位相が進んだとする（第２図Ｂの状
態）。このとき、クロツクゲート信号ｄのゲート
幅は小さくなり、検出カウンタ５に入力されるク
ロツク数は、より少なくなる。このため、検出カ
ウンタ５の計数は所定値より遅れ、ラツチ回路６
に保持される情報も所定の計数値より小さいもの
となる。したがつて、パルス幅変調回路７の出力
であるPWM信号ｇは、第２図の状態Ｂの信号ｇ
のようにデユーテイの小さい信号となる。このた
め、低域通過フイルタ１１の出力の直流電圧は、
所定値より低くなり制御対象１の位相は遅らされ
る。同様にして、制御対象１の位相が所定の位相
より遅れた場合には、以上の各部の動作は上記と
反対方向になり、その結果PWM信号ｇのデユー
テイは大きくなり、制御対象１の位相を進める。

ここで、パルス幅変調回路７の構成および動作
を説明する。第３図にそのための要部の信号波形
を示す。入力されるラツチ回路６の情報と基準カ
ウンタ８の情報は、各々対応するビツト毎に、排
他的論理OR群（以後、Ex−OR群と略す）９、
または同様な論理構成の検出回路で比較される。
これらのEx−OR群９の出力は、全てNORゲー
ト１０に入力され、さらにその出力は、一致信号
ｈとしてＴ型フリツプフロツプ（以下、Ｔ−FF
と略す）１３のリセツト端子Ｒに入力される。一
方、このＴ−FF１３のＴ入力にはNANDゲート
１２の出力が接続され、NANDゲート１２の入
力には、Ｔ−FF１３の出力と、基準カウンタ
８のビツトQnを信号ｉとして入力している。

以上の構成においてＴ−FF１３の出力
（PWM信号ｇ）は、NORゲート１０からの一致
信号ｈで“Ｌ”になり、この時Ｔ−FF１３の
出力が“Ｈ”となることにより信号ｉがＴ−FF
１３に入力し、基準カウンタ８の出力Qnの立下
がり端でPWM信号ｇは“Ｈ”に反転する。以上
のようにパルス幅変調回路７では、ラツチ回路６
の情報と基準カウンタ８の周波数の対応する各ビ
ツト出力とを比較し、ラツチ情報にしたがつたパ
ルス幅のPWM信号ｇを出力する。ここで、
PWM信号ｇの周波数は、基準カウンタ８のビツ
トQnの周波数で決定されている。

次にラツチ信号発生回路１４について説明す
る。ラツチ信号発生回路１４は、信号ｄが入力し
ており信号ｄの立ち下がりに同期したラツチ信号
ｆを出力する。たとえば、ラツチ回路６が、立ち
下がり端で情報を取り込む回路形式であれば、信
号ｄをそのままラツチ信号ｆとして使用する。ま
た、幅の細いトリガパルスが必要なラツチ回路形
式においては、第２図５に示すように、信号ｄの
立下がり端に同期した一発パルスを信号ｆとして
出力する。以上のラツチ信号ｆにより検出カウン
タ５の情報がラツチ回路６に転送され保持され
る。

信号ｃとｂの位相関係は、定常時ほぼ所定値と
なつているが、回転体の負荷の変動により検出カ
ウンタ５の計数情報がわずかに変化する。本回路
では、この負荷変動に伴い、PWM信号ｇに誤動
作が生ずる。この誤動作はラツチ信号ｆの発生タ
イミングにより、ラツチ信号ｆの発生直後に
PWM信号ｇの一発歯抜けとなつて生ずる。

以下、この誤動作を説明する。ラツチ信号ｆの
発生により、ラツチ回路６に保持される計数情報
が変化する。いま、第３図に示すように、ラツチ
パルス発生前に比べラツチパルス発生後の方が、
計数情報が小さいと、PWM波は“Ｌ”の部分
が、少ない波形から多い波形に変化する。つま
り、一致信号ｈが出力されてから、信号ｉの立ち
下がり端までの時間差が、ラツチ信号発生前に比
べ後の方では大きくなる。

ここで、ラツチ信号ｆの発生タイミングは、信
号ｉつまり基準カウンタ８の周期とは無関係で出
力される。そこで、第４図に示すように、ラツチ
信号発生の直前のPWM信号ｇにおいて一致信号
ｈのまだ出ていない時に、ラツチ信号ｆにより、
前情報より小さな計数情報がラツチされたとす
る。このとき、基準カウンタの計数が、この転送
されてきた情報より進んでいた場合、信号ｉの一
周期の間、一致信号ｈは出力されず、したがつて
信号ｇも“Ｈ”のままとなる。この結果、出力信
号ｇでは、“Ｌ”となる部分が“Ｈ”となり、
PWM信号ｇが歯抜けの状態となる。この現象
は、まつたく任意に発生するため次段の低域通過
フイルタ１１の出力には、必ずリツプルが生じ、
その周波数帯域は低周波まで及び、制御対象１に
外乱となつて現われる。

本発明の目的は、上記した従来技術の欠点をな
くして、誤動作のないPWM信号を安定に出力す
るデイジタルサーボ装置を提供することにある。

本発明は、上記目的を達成するために、ラツチ
回路への情報転送タイミングを、PWM信号の基
準周期の固定位相と同期させることにより一致出
力信号の欠落を防ぎ、PWM信号の誤動作を防止
するものである。

以下、本発明の一実施例を第５図により説明す
る。第５図において、第１図と同一な機能を有す
るものは、同一番号を付してある。また同図の要
部の信号波形を第６図に示した。第５図におい
て、１５はNANDゲート、１６は立ち上がり端
で動作するＴ−FFであり、ラツチ回路６は、立
ち上がり端で情報をとりこむＤ型フリツプフロツ
プ１７で構成されている。

NANDゲート１５のクロツクとして、信号ｉ
を入力し、Ｔ−FF１６のリセツト入力として、
信号ｄを入力する。信号ｄが“Ｈ”に立ち上がる
とANDゲート４が開いて、クロツク信号ｅが検
出カウンタ５に入力し、これを計数しはじめる。
同時にＴ−FF１６はリセツト状態となり、その
出力信号ｆは“Ｌ”となる。次に、信号ｄが
“Ｌ”に立ち下がると、ANDゲート４が閉じ、こ
の結果、検出カウンタ５は、計数動作を停止し、
その情報を維持する。それと同時に、Ｔ−FF１
６は、リセツト状態を解除され、次に入力する信
号ｉの立ち下がり端で、信号ｆは“Ｈ”となる。

この結果、ラツチ回路６内のＤ型フリツプフロ
ツプ群１７は、この信号ｆの立ち上がり端でトリ
ガされ、検出カウンタ５の情報をラツチ回路６に
転送し、保持する。この転送されるタイミング
は、信号ｉと同期がとれているため、信号ｉの次
の一周期間に一致信号ｈが抜けることはない。つ
まり、基準カウンタ８が同じ特定値を計数する毎
（すなわち最大ビツトQnが立下る毎）に信号ｉが
発生し、この信号ｉによつてデータ転送を指定す
る信号ｆのタイミングが決められるので、基準カ
ウンタ８が計数動作を繰り返す周期に対して一定
の位相関係でラツチ回路１７への転送タイミング
が発生する。この結果、ラツチされる情報にかか
わらず安定なPWM信号ｇを供給することができ
る。

次に他の一実施例を第７図に示す。第７図にお
いて、第１図、第５図と同一な機能を有するもの
は、同一番号を付してある。また同図の要部の信
号波形を第８図に示した。１８，１９は、クロツ
クの立ち下がり端で情報をとりこむＤ型フリツプ
フロツプ、２０はインバータ、２１はANDゲー
トである。インバータ２０には、信号ｉを入力
し、Ｄ型フリツプフロツプ１８のトリガ入力に信
号ｄを接続する。信号ｄが“Ｈ”に立ち上がる
と、前例と同様に検出カウンタ５は、計数を始
め、信号ｄが“Ｌ”に立ち下がると、計数を中止
し、その情報を維持する。

Ｄ型フリツプフロツプ１８のＤ入力は、“Ｈ”
にしてあるので、信号ｄが“Ｌ”に立ち下がると
その出力信号ｐは、“Ｈ”に反転する。信号ｐが
“Ｈ”となつた後、Ｄ型フリツプフロツプ１９の
トリガに入力する最初の立ち下がり端により、Ｄ
型フリツプフロツプ１９は、Ｄ型フリツプフロツ
プ１８のＱ出力の“Ｈ”を取り込み、その出力ｑ
を“Ｈ”に反転する。この時信号ｑは、Ｄ型フリ
ツプフロツプ１８のリセツト入力に接続されてい
るので、信号ｐは“Ｈ”から“Ｌ”となる。した
がつて、次に入力するトリガ信号により、Ｄ型フ
リツプフロツプ１９の出力ｑは“Ｈ”から“Ｌ”
に再び反転し、このラツチパルス発生回路１４
は、１回の動作を終了する。このとき、信号ｑ
は、第８図６に示すように、信号ｉの一周期間だ
け“Ｈ”となる。したがつて、この信号ｑとトリ
ガ信号ＱとのAND出力である信号ｆは、第８図
７に示すように、信号ｉの立ち下がり端で“Ｈ”、
信号ｉの立ち上がり端で“Ｌ”となり、信号ｉの
半周期間“Ｈ”のラツチ信号となる。このラツチ
信号ｆは、信号ｄの立ち下がり端が入力して後の
信号ｉに同期した信号となつている。したがつて
この信号ｆにより検出カウンタ５の情報を、ラツ
チ回路６に転送すれば、第８図８，９に示すよう
に、一致信号ｈが欠落することなく、ラツチ後な
めらかにPWM信号ｇが変化し、誤動作のない安
定な制御ができる。

本発明によれば、ラツチ信号発生前後で、ラツ
チ情報が変化する場合に生じる一致信号の欠落を
なくし、歯抜けのないPWM信号を供給すること
により、制御電圧にリツプルのない安定なデイジ
タルサーボ装置を提供することができる。

【図面の簡単な説明】

第１図は、本発明者等の既提案にかかる従来の
デイジタルサーボ装置を示すブロツク図、第２
図、第３図はそれぞれ第１図の回路動作を説明す
る要部信号波形図、第４図は従来装置における誤
動作を説明する要部信号波形図、第５図は本発明
の一実施例を示す回路図、第６図は、第５図の要
部信号波形図、第７図は本発明の他の一実施例を
示す回路図、第８図は第７図の要部信号波形図で
ある。 符号説明、５…検出カウンタ、６…ラツチ回
路、７…パルス幅変調回路、８…基準カウンタ、
１４…ラツチ信号発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 回転状態に応じた被制御信号を発生する制御
   対象と、 被制御信号と基準信号との時間差に応じたパル
   ス期間をもつゲートパルスを発生するゲート回路
   と、 基準信号よりも周波数が充分に高いクロツク信
   号を所定値から他の所定値まで繰返して計数する
   基準カウンタと、 上記ゲートパルスのパルス期間上記クロツク信
   号を計数し、パルス期間終了とともに計数動作を
   中止する検出カウンタと、 上記ゲートパルスのパルス期間が終了した後に
   基準カウンタが予め定めた特定値を最初に計数し
   たときにラツチ信号を発生するラツチ信号発生回
   路と、 検出カウンタの計数値がラツチ信号の発生によ
   り転送されるラツチ回路と、 ラツチ回路にラツチされた計数値と基準カウン
   タの計数値との一致を検出して、ラツチされた計
   数値に応じたパルス幅をもつパルス幅変調信号を
   発生するパルス幅変調回路と、 パルス幅変調回路からのパルス幅変調信号によ
   り制御対象の回転状態を制御する駆動回路と、 からなることを特徴とするデイジタルサーボ装
   置。