JPS58108979A - デイジタルサ−ボ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、磁気記録再生装置の回転系を制御するディジ
タルサーボ装置に関するものである。

通常、ＶＴＲなどの磁気記録再生装置においては電動機
などの回転系を滑らかに１かっ安定に回転させるために
、自動周波数制御手段や自動位相制御手段などが設けら
れている。磁気記録再生装置の回転系を制御するサーボ
装置は、これらの手段を含めてディジタル化が進み、制
御出力にパルス幅変調信号々どのディジタル量が用いら
れて、める。

本出願人は、先に特願昭５５−８９２２７号として、第
１図に示すようなディジタルサーボ装置を出願した。第
１図において、１は回転体などの制御対象、２は波形整
形回路、３はゲート信号やラッチ信号を発生する制御信
号発生回路。

４はＡＮＤゲート、５は検出カウンタ、６はラツーチ回
路、７はパルス幅変調回路、８は基準カウンタ、１１は
低域通過フィルタ、１２は駆動回路１４は検出カウンタ
５の所定計数値でトリガ信号を発生するトリガ信号発生
回路、１７はトリガ信号に同期したスイッチ信号を発生
するスイッチ信号発生回路である。

次に、上記した構成の従来装置の動作を、第１図の要部
の波形を示す第２図を参照して説明する。まず、制御対
象１より得られる被制御信号ａは、波形整形回路２を経
て、比較信号すとして、転送信号発生回路５に入力する
。転送信号発生回路３では、第２図（１）に示すような
基準信号Ｃと同図（２）に示すような比較信号すとの位
相差が検出され、同図（５）　ｍ′よび（７）に示すよ
うなその位相差に相幽するり四ツクゲート信号ｄとラッ
チ信号ｆが出力される。

このクロックゲート信号ｄはＡＮＤゲート４に入力され
、検出カウンタ５に入力するクロック信号ｅをゲートす
る。これにより、検出カウンタ５は、信号Ｃと信号すの
位相差に応じたパルス幅のクロックゲート信号ｄの期間
だけ、クロック信号ｅを計数する。その後、クロックゲ
ート信号ｄがローレベルになってＡＮＤゲート４が閉じ
ると、制御信号発生回路３より出力されるラッチ信号ｆ
により、検出、カウンタ５の計数情報はラッチ回路６に
転送され保持される。

ラッチ信号ｆが出力されると、第２図（３）に示されて
いるように１クロツクゲ一ト信号ｄは再びＡＮＤゲート
４を開け、クロック信号ｅを検出カウンタ５に入力する
。検出カウンタ５は、その計数値が所定値になると、例
えば、検出カウンタ５の最上位桁およびその次の桁が１
１“。

１１“となってＡＮＤゲート４′の２人力が１１“。

１“になると自動的にＡＮＤゲート４を閉じてり・ツク
信号ｅ　ｆ）　ｋ力を禁示する。

ここで、ラッチ回路６に保持された情報は、基準カウン
タ８の情報とともにパルス幅変調回路７に入力される。

パルス幅変調回路７では、ラッチ回路６の情報に対応し
たパルス幅を有し基準カウンタ８のビットＱｎの周期を
有する第２図（ｉ→に示すようなパルス幅変調信号（以
下、ＰＷＭ信号と略す）ｇを出力する０このＰＷＭ信号
信号機段の低域通過フィルタ１１を経て駆動回路１２に
入力され制御対象１を制御駆動する０ζζに、第２図Ａ
に示されているように、比較信号すが基準位相信号Ｃに
対して所定の位相にある時には、ＰＷＭ信号信号機ユー
ティは、５０９６に設定されている。

次に、制御対象１０位相が所定の位相と異なった場合の
動作を説明する。いまミ第２図Ｂに示されているように
、制御対象１０位相、つまり比較信号すの位相が進んだ
とする。そうすると、クロックゲート信号ｄのゲート幅
は、小さくなり、検出カウンタ５に入力されるクロック
数は少なくなる。このため、検出カウンタ５の計数値は
所定値より小さくなり、ラッチ回路６に保持される情報
も所定の計数値より小さくなる０ したがって、パルス幅変調回路７の出力であるＰＷＭ信
号信号機第２図の状態Ｂの信号ｇのようにデユーティの
小さい信号となる。このため、低域通過−フィルタ１１
の出力の直流電圧は所定値より低くなり、制御対象１の
位相は遅らされ、所定位相になるように動作する。

同様にして制御対象１の位相が所定の位相より遅れた場
合には、以上の各部の動作は、上記と反対方向とりる。

その結果、ＰＷＭ信号信号機ユーティは大きくなシ、制
御対象１０位相は進められる。

ここで、制御信号発生回路６．パルス幅変調回路７およ
びスイッチ信号発生回路１７の構成、ならびにこれらの
動作を順次説明する。

先ず、制御信号発生回路３について説明する。

制御信号発生回路３には、比−信号す、基準信号Ｃおよ
びクロック信号ｊが入力している０制御信号発生回路３
は、比較信号すと基準信号Ｃの位相差に比例したパルス
幅のクロツクゲ−ト信号ｄを発生し、ＡＮＤゲート４を
介してクロック信号ｅを検出カウンタ５に入力する。

クロック信号ｅが前記位相差に比例したパルス幅の期間
入力した後ＡＮＤゲート４が閉じると検出カウンタ５へ
のクロック入力が停止し、その情報が維持される。この
停止期間の設定は、クロック信号ｊにより決められてい
る。この停止期間中に、ラッチ信号ｆが出力され、検出
カウンタ５の情報がラッチ回路６に転送され保持される
。

ラッチ信号ｆが出力された後、クロックゲート信号ｄは
、再び′Ｈ“となり、クロック信号ｅを検出カウンタ５
に入力する０つまり、検出カウンタ５は比較信号すと基
準信号Ｃの位相差情報を計数後一旦計数を停止し、ラッ
チ信号ｆの発生後、再び計数を始める。ここでラッチ信
号ｆの発生時にこの検出カウンタ５の動作を一旦停止す
る理由は、ラッチ信号ｆにより、検出カウンタ５の情報
を正確にラッチ回路６に転送するためである。

なお、転送信号発生回路の詳細な構成については、本発
明の詳細な説明の所で述べるのでζこでは説明を省略す
る。

次に、パルス幅変調回路７について説明する。

ラッチ回路６の情報と基準カウンタ８の情報はそれぞれ
、パルス幅変調回路７゛に入力され、各々対応するビッ
ト毎に、排他的論理和ゲート９ａｌ〜９ａｎから構成さ
れる排他的論理和群（以後、Ｅｘ−ＯＲ群と略す）９ま
たはこれと同様な論理構成の検出回路で比較される。こ
れらのＥｘ　−ＯＲ群９の出力は全てＮＯＲゲート１０
に入力されさらにその出力は一致信号りとしてＴ型フリ
ップフロップ（以後、Ｔ−ＦＦと略す）１５のリセット
端子Ｒに入力される。一方、このＴ−ＦＦ１３のＴ入力
信号ｉには、基準カウンタ８のピッ）Ｑｎが使用されて
いる。

以上の構成を有す、るパルス幅変調回路７において、Ｔ
−ＦＦ１５の出力、すなわちＰＷＭ信号信号比基準カウ
ンタ８の出力Ｑｎの立ち下がり端で１Ｈ“に反転し、Ｎ
ＯＲゲート１０からの一致信号りで１Ｌ“になる。

以上のように、パルス幅変調回路７では、ラッチ回路６
の情報と基準カウンタ８の各ビット出力とが比較され、
基準カウンタ８の周波数に対応し、かつラッチ情報にし
たがったパルス幅のＰＷＭ信号信号比力される。なお、
ＰＷＭ信号信号比波数は基準カウンタ８のピッ）Ｑｎの
周波数で決定される。

最後に、スイッチ信号発生回路１７について説明する。

一般に、検出カウンタ５がスタートしてから所定時間後
、又は、所定数のクロック信号・が入力した後に、スイ
ッチ信号ｐを反転する必要がある。たとえば、ＶＴＲの
ドラムモータ制御においては、ビデオヘッド切り換え信
号としてこのスイッチ信号ｐが必要である。

さて、スイッチ信号発生回路１７において、検出カウン
タ５の各ビット出力はトリガ信号発生回路１４に入力し
ており、回路内部のゲート群によって、トリガ信号ｋが
クロック信号ｅの入力機所定のタイミングで発生される
。通常、信号には、クロック信号ｅの入力後難時間で発
生され、第２図（５）と（３）の信号にとｄを比べて見
れば明らかなように、検出カウンタ５が停止する時刻よ
り十分早いタイミングで発生される。

しかし、大きな負荷変動が加えられたような時には、信
号すと信号Ｃの位相差が変動し、検出カウンタ５の内容
をラッチ回路６に移すために検出カウンタ５を停止させ
る期間が、第３図Ｃのように、トリガ信号にの発生タイ
ミングより早くなることがある。この場合、トリガ信号
にはこの停止期間（第３図の期間ＴＩ）分だけ遅れて発
生することになる。通常、この停止期間Ｔ１は、検出カ
ウンタ５が計数スタート後信号ｋが出力されるまでの期
間（第５図の期間Ｔｚ）に比べてはるかに長い。このた
め信号には正規のタイミングより大幅に遅れて発生され
ることになり、この信号ｋによりスイッチ信号ｐを発生
させると、スイッチ信号ｐの位相は、その分だけ大きく
変動することになる。

特に、ラッチ信号ｆの発生のための検出力つンタ５の停
止時期が、本来の信号にの発生時期とわずかな差で前後
し変動する場合には、スイッチ信号ｐの反転のタイミン
グが正規のタイミングであつ九り、検出カウンタ５の停
止期量分だけ遅れたタイミングであったりする。このた
め、このスイッチ信号ｐをビデオヘッド切り換え信号と
して使用すると、ヘッド切り換え時期が前記した信号に
の発生タイミングに応じて大きく肇動し、非常に見づら
い画面が再生されるという欠点があった、 本発明の目的は、上記した従来技術の欠点をなくシ、安
定な、スイッチ信号を供給することのできるディジタル
サーボ装置を提供するにある０ 本発明は、ディジタルサーボ装置において、スイッチ信
号発生回路の入力として、制御対象の目標値からの誤差
に応じたディジタ□ル信号を出力するディジタル検出器
の計数が所定値になった時に出力されるトリガ信号と、
ラッチ信号発生時のディジタル検出器停止信号の論理和
信号を用い、前記ディジタル検出器の情報より得られる
トリガ信号よりも前記停止信号が先に出力される状態に
おいては、前記スイッチ信号発生回路の入力として前記
トリガ信号に代えて前記停止信号を用いるようにした点
に特徴がある。

以下、本発明の一実施例を第４図により説明する。第４
図において、１５はＯＲゲート、１６はＲ８型７リツプ
フロツプ（以後Ｒ８−ＦＦと略す）を示し、その他の符
号は第１図と同じものまたは同じ機能を有するものを示
す。また、第５図は第４図の要部波形を示す。

本実施例の動作を説明する前に、先ず制御信号発生回路
５について、第６図、第７図で説明する。第６図は制御
信号発生回路３の一具体例を示し、第７図はその主要部
の波形を示す。第６図において、２１　、２２．２５お
よび２４はＴ−ＦＦを示し、とれらのＴ−ＦＦはトリガ
端子Ｔに入力する信号の立下りでトリガされる。

今、ＡＮＤゲート２５に、第４図（１）　、　（２）に
示すような比較信号すと基準信号Ｃが入力した七すると
、ＡＮＤゲート２５出カマは第７図（５）のような両者
の位相差に相当するパルス幅を有する信号になる。一方
、ＡＮＤゲート２６の一方の入力端子に同図（４）に示
されるクロック信号ｊが入力すると、Ｔ−ＦＦ２１〜２
３はそれぞれＴ入力信号の立下りでトリガされ、それぞ
れのＱ端子出力は同図（５）　、　（６）　、　（７）
に示すような波形になる。

この丸め、制御信号発生回路３から、第４図のＡＮＤゲ
ート４に出力されるクロックゲート信号ｄは第７図（９
）のような波形になる。すなわち、比較信号すと基準信
号Ｃとの位相差に対応するパルス幅を有する信号が出力
された後、検出カウンタ５の内容をラッチ回路６にラッ
チするために、一定の期間検出カウンタ５にクロック信
号ｅが取込まれないようにされる。この一定の停止期間
が過ぎると、再びクロックゲート信号ｄは１Ｈ“となり
、検出カウンタ５にクロック信号ｅが取込まれ始める。

また、制御信号発生回路３から第４図のＯＲゲート１５
に出力される停止信号！は、第７図（８）に示されるよ
うな波形になり、前記クロックゲート信号ｄの′Ｌ“の
期間、すなわち、前記検出カウンタ５にクロック信号ｅ
が取込まれるのを停止する停止期間の間だけ１Ｈ“レベ
ルとなる信号である。さらに、検出カウンタ５の内容を
ラッチ回路６にラッチするのに用いられるラッチ信号ｆ
は、第７図（１１）に示されるような波形になる。ラッ
チ回路６はラッチ信号ｆの立下りでラッチされるので、
丁度前記信号ｄの１Ｌ“の期間、すなわち前記停止期間
中に、検出カウンタ５の内容がラッチ回路６にラッチさ
れることになる。

次に、本実施例の動作を第４図と第５図で説明する。本
実施例において、スイッチ信号発生回路１７以外は、構
成、動作の両、方共、第１図の従来例と同じであり、す
でに説明されているので、ここではスイッチ信号発生回
路１７に関係する動作のみを説明することにする。

トリガ信号発生回路１４は、第５図（３）に示されてい
るように、クロックゲート信号ｄが１Ｈ“しペルになっ
て検出カウンタ５にクロック信号ｅが入力し始めると、
すぐにトリガ信号ｋを出力する０また、転送信号発生回
路３からは、前述したように、検出カウンタ５の停止期
間のみ１Ｈ“レベルとなる停止信号ｌが出力される。こ
れらの信号にとｌはＯＲゲート１５に入力し、第５図（
６）に示されるＯＲゲート１５の出力ｍは、Ｒ８−ＦＦ
１ｄのＲ（リセット）端子に入力する。

一方、Ｒ８−ＦＦ１６のＳ（セット）端子には波形整形
回路２から出力された信号すと所定の位相差のある信号
ｎが入力する。

このため、正常時、つまり第５図に示されているように
、トリガ信号にの発生タイミングが検出カウンタ５の停
止期間開始時点より早い時にはＲ８−ＦＦ１６は次のよ
うな動作をする。先ず、ＲＳ　−Ｆ　Ｆ１６（７）Ｒ端
子にＯＲゲ−）１５ｅ通ったトリガ信号ｋが入力すると
、Ｒ８−ＦＦ１６はリセットされる。続いて停止信号ｌ
がＯＲゲート１５を通ってＲ８−ＦＦ１６のＲ端子に入
力するが、Ｒ８−ＦＦ１６はすでにリセットされている
ので、リセットされたままである。次いで、比較信号す
より所定の位相遅れた信号ｎがＲ８−ＦＦ１６のセット
端子に入力する。これによって、ＲＳ　−Ｆ　Ｆ１６は
セットされる。以上のことが繰返し行なわれる。したが
って、Ｒ８−ＦＦ１６からは、第５図（８）に示されて
いるようなトリガ信号にと信号ｎにより制御されるスイ
ッチ信号ｐが出力される。

次に、負荷の変動等によシ、ラッチ位相が変動し、第５
図のＥに示されているように、トリガ信号にの立上シが
検出カウンタ５の停止期間開始時点より遅くなった時、
すなわち、停止信号ｌの立上りがトリガ信号にの立上り
ょシ早くなった場合について説明する。この場合には、
信号ｎがＳ端子に入力することによってセットされたＲ
８−ＦＦ１６は、トリガ信号によシ早いタイミングでＲ
端子に入力する停止信号ｌの立上りによってリセットさ
れる。トリガ信号には停止信号ｌより遅＜　ＲＳ　−Ｆ
　Ｆ１６のＲ端子に入力するので、トリガ信号ｋがＲ端
子に入力した時にはＲＳ　−Ｆ　Ｆ１６は停止信号ｌの
立上りによりすでにリセットされた後である。

このため、Ｒ８−ＦＦ１６のＱ出力であるスイッチ信号
ｐは停止信号ｌと信号ｎにより制御されることになる。

なお、第５図の状態りから状態Ｅの移行時においては、
Ｒ８−ＦＦ１６のＲ端子入力としての信号ｍの立上りは
トリガ信号ｋから停止信号ｌになめらかに移行する。つ
まり、正常な状態りにおいては、Ｒ８−ＦＦ１６のリセ
ットはトリガ信号にの立上りで行なわれ、異常状態Ｅに
おいては、ＲＳ　−Ｆ　Ｆ１６のリセットは停止信号ｌ
の立上りで行なわれるが、この信号ｋからｌへの切換り
はトリガ信号にの立上りと停止信号ｌの立上りの時点が
一致した直後に行なわれるのでなめらかに行なわれる。

したがって、本実施例によれば、検出カウンタ５の停止
開始がトリガ信号にの発生時期とわずかな差で前後した
場合においても、スイッチ信号ｐの立上９端が大きく変
動することはなく安定なスイッチ信号ｐを例えばビデオ
ヘッドに供給することができる。

以上のように、本発明によれば、検出カウンタの情報に
よって出力されるトリガ信号より、ラッチ信号発生時の
検出カウンタ停止時期かはやくなった場合にも、スイッ
チ信号の大きな変動のない、安定まディジタルサーボ装
置を提供＼ することができるをいう大きな効果がある。

＼

【図面の簡単な説明】

第１図は、従来技術におけるディジタルサーボ装置のブ
ロック図、第２図、第３図は、第１図の動作を説明する
ための要部波形図、第４図は、本発明の一実施例を示す
回路図、第５図は第４図の要部波形図、第６図は制御信
号発生回路の一具体例を示すブロック図、第７図は第６
図の要部波形図である。 ３・・・制御信号発生回路　５・・・検出カウンタ６・
・・ラッチ回路　　　７・・・パルス幅変調回路１４・
・・トリガ信号発生回路 １７・・・スイッチ信号発生回路 第１　ｚ 糖２図 給３区 第４図 を 糖５０

Claims (1)

【特許請求の範囲】
1. （１）　　カウンタ手段により構成された基準信号発生
   回路と、制御対象の目標値からの誤差に応じたディジタ
   ル信号を出力するディジタル検出器と、上記ディジタル
   検出器の出力信号を記憶するラッチ回路と、骸ディジタ
   ル検出器の動作を一時停止させる停止信号と核ディジタ
   ル検出器の情報をラッチ回路に転送し記憶させる信号を
   発生する制御信号発生回路と。 上記ラッチ回路の記憶情報と該基準信号情報をディジタ
   ル的に比較し、核ディジタル検出器の情報に見合ったパ
   ルス幅の信号を出力するパルス幅変調回路と、該ディジ
   タル検出器の計数が所定値になった時に出力されるトリ
   ガ信号により、出力を反転保持するスイッチ信号発生回
   路とで構成されるディジタルサーボ装置において、該ス
   イッチ信号発生回路の入力として、該トリガ信号と該停
   止信号の論理和信号を用い、該ディジタル検出器の情報
   より得られる該トリガ信号より−も該停止信号が先に出
   力される状態においては、該スイッチ信号発生回路の入
   力として、該トリガ信号にかわって該停止信号を用いる
   ようにしたことを特徴とするディジタルサーボ装置。