JP2564325B2 - ディジタルサーボ装置 - Google Patents
ディジタルサーボ装置Info
- Publication number
- JP2564325B2 JP2564325B2 JP62257130A JP25713087A JP2564325B2 JP 2564325 B2 JP2564325 B2 JP 2564325B2 JP 62257130 A JP62257130 A JP 62257130A JP 25713087 A JP25713087 A JP 25713087A JP 2564325 B2 JP2564325 B2 JP 2564325B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- clock
- circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回転ヘッド形の磁気記録再生装置に係り、特
に倍速記録再生を行なう場合に好適なディジタルサーボ
装置に関する。
に倍速記録再生を行なう場合に好適なディジタルサーボ
装置に関する。
回転ヘッドを用いてディジタル信号を記録再生する装
置として、特開昭58−188314号に記載のようなPCMレコ
ーダがある。このような回転ヘッドを用いる方式では従
来の固定ヘッド方式に較べ記録密度が非常に向上する。
置として、特開昭58−188314号に記載のようなPCMレコ
ーダがある。このような回転ヘッドを用いる方式では従
来の固定ヘッド方式に較べ記録密度が非常に向上する。
PCMレコーダの機能と一つとして、倍速記録再生によ
る高速ダビングがある。この機能は、回転ヘッドの回転
数及びテープ送り速度を同時に倍速に変化させ、倍速の
記録再生を行なうことにより実現できる。この回転ヘッ
ドの回転数及びテープ送り速度を倍にする方法として、
通常ディジタルサーボ装置では、シリンダ，キャプスタ
ン系ディジタルサーボ回路で使用するクロック周波数を
倍にする事が考えられる。また、通常ディジタルサーボ
装置では、高精度の周期計測を行うため、高周波数のク
ロックを用いる。
る高速ダビングがある。この機能は、回転ヘッドの回転
数及びテープ送り速度を同時に倍速に変化させ、倍速の
記録再生を行なうことにより実現できる。この回転ヘッ
ドの回転数及びテープ送り速度を倍にする方法として、
通常ディジタルサーボ装置では、シリンダ，キャプスタ
ン系ディジタルサーボ回路で使用するクロック周波数を
倍にする事が考えられる。また、通常ディジタルサーボ
装置では、高精度の周期計測を行うため、高周波数のク
ロックを用いる。
したがって、この方法によると、倍速時のサーボ系の
基本クロックがすべて倍になることにより、ディジタル
回路系の引き回しや負荷時による素子遅延の影響が大き
く、サーボ系が誤動作するといった問題が発生する。
基本クロックがすべて倍になることにより、ディジタル
回路系の引き回しや負荷時による素子遅延の影響が大き
く、サーボ系が誤動作するといった問題が発生する。
この種の装置として関連するものには例えば、“ナシ
ョナル テクニカル レポート（National Technical R
eport）Vol.28 No.3 1982,pp188−191"に論じられてい
る。
ョナル テクニカル レポート（National Technical R
eport）Vol.28 No.3 1982,pp188−191"に論じられてい
る。
上記従来技術は、倍速記録再生モードにおいて、ディ
ジタルサーボ系のクロック周波数が倍になって、サーボ
エラー信号形成ブロセスでのディジタル信号伝送上の相
対スキュー等が発生する点について配慮されておらず、
最悪の場合は、サーボ系が誤動作するという問題があっ
た。
ジタルサーボ系のクロック周波数が倍になって、サーボ
エラー信号形成ブロセスでのディジタル信号伝送上の相
対スキュー等が発生する点について配慮されておらず、
最悪の場合は、サーボ系が誤動作するという問題があっ
た。
本発明の目的は、上記した従来技術の問題点に鑑み、
倍速記録再生モードにおいて、サーボ系の基本クロック
周波数が倍になってもディジタル信号伝送過程における
相対スキュー等の発生を防止し、高精度，高安定のディ
ジタルサーボ装置を提供することにある。
倍速記録再生モードにおいて、サーボ系の基本クロック
周波数が倍になってもディジタル信号伝送過程における
相対スキュー等の発生を防止し、高精度，高安定のディ
ジタルサーボ装置を提供することにある。
上記目的は、磁気記録再生装置のディジタルサーボ装
置において、サーボエラー信号形成プロセスでのクロッ
クバスラインのクロック最高周波数,PWM変調されたサー
ボエラー信号のキャリア周波数を、ノーマル速度モード
／倍速モードで、同一周波数にすることにより、達成さ
れる。
置において、サーボエラー信号形成プロセスでのクロッ
クバスラインのクロック最高周波数,PWM変調されたサー
ボエラー信号のキャリア周波数を、ノーマル速度モード
／倍速モードで、同一周波数にすることにより、達成さ
れる。
マスタークロック周波数を２倍（あるいはＮ倍）に上
げて、倍速（あるいはＮ倍速）モードを実現するディジ
タルサーボ装置において、PWM信号形成回路で伝送され
るクロックバスラインの最高周波数は、ノーマル速度／
倍速（Ｎ倍速）両モードでも同一になるように、切替回
路で切替える事により、倍速（Ｎ倍速）モードでも、高
周波数のクロック等が伝送糸を広範囲に伝播することが
なく、回路系の引き回しや過負荷等による、信号の遅延
やスキューの影響を防止できる。
げて、倍速（あるいはＮ倍速）モードを実現するディジ
タルサーボ装置において、PWM信号形成回路で伝送され
るクロックバスラインの最高周波数は、ノーマル速度／
倍速（Ｎ倍速）両モードでも同一になるように、切替回
路で切替える事により、倍速（Ｎ倍速）モードでも、高
周波数のクロック等が伝送糸を広範囲に伝播することが
なく、回路系の引き回しや過負荷等による、信号の遅延
やスキューの影響を防止できる。
以下、本発明を実施例により詳細に説明する。第１図
は本発明を採用したディジタルサーボ装置の一実施例を
示す図である。
は本発明を採用したディジタルサーボ装置の一実施例を
示す図である。
第１図において、１はモータ、２はモータ１の回転速
度に関連した周波数発電信号（FG信号）を発生するFG発
生器、５は該FG信号を増幅してパルス整形するパルス整
形回路である。４は本発明のディジタルサーボ装置の各
部に所定周波数のクロックを供給するためのクロック生
成回路である。15はノーマルサーボ時周波数Ｘのクロ
ックを供給する発振器、また16は倍速サーボ時周波数２
・Ｘのクロックを供給する発振器で、スイッチ回路４
で切替えられて回路４に供給される。５は前記パルス整
形回路３から出力されるFG信号をパルス整形した信号FP
を一周期毎にエッジ検出するエッジ検出回路である。該
回路５にはエッジ形成のためのクロックCP1が前記クロ
ック生成回路４から供給される。回路５からはFG信号が
クロックCP1に同期化されたサーボ系のサンプリング信
号SPが出力される。６は遅延回路でクロック生成回路４
から供給されるクロックCP2に基づいて、前記サンプリ
ング信号SPを所定量遅延した信号SP′を出力する。７は
カウンタであり、回路４から供給されるクロックCP3で
前出のFG周期間の計数動作を行う。８は該計数データを
ラッチするラッチ回路である。該ラッチ回路８は前記サ
ンプリング信号SPにより、カウンタ７の計数値D1を、FG
信号の１周期毎にラッチする。またカウンタ７は、SP信
号を所定クロック周期分遅延した信号SP′によりクリア
される。即ちラッチ回路８には、前出FG信号の周期の長
さに応じた計数データが、FG周期毎にラッチされる。
度に関連した周波数発電信号（FG信号）を発生するFG発
生器、５は該FG信号を増幅してパルス整形するパルス整
形回路である。４は本発明のディジタルサーボ装置の各
部に所定周波数のクロックを供給するためのクロック生
成回路である。15はノーマルサーボ時周波数Ｘのクロ
ックを供給する発振器、また16は倍速サーボ時周波数２
・Ｘのクロックを供給する発振器で、スイッチ回路４
で切替えられて回路４に供給される。５は前記パルス整
形回路３から出力されるFG信号をパルス整形した信号FP
を一周期毎にエッジ検出するエッジ検出回路である。該
回路５にはエッジ形成のためのクロックCP1が前記クロ
ック生成回路４から供給される。回路５からはFG信号が
クロックCP1に同期化されたサーボ系のサンプリング信
号SPが出力される。６は遅延回路でクロック生成回路４
から供給されるクロックCP2に基づいて、前記サンプリ
ング信号SPを所定量遅延した信号SP′を出力する。７は
カウンタであり、回路４から供給されるクロックCP3で
前出のFG周期間の計数動作を行う。８は該計数データを
ラッチするラッチ回路である。該ラッチ回路８は前記サ
ンプリング信号SPにより、カウンタ７の計数値D1を、FG
信号の１周期毎にラッチする。またカウンタ７は、SP信
号を所定クロック周期分遅延した信号SP′によりクリア
される。即ちラッチ回路８には、前出FG信号の周期の長
さに応じた計数データが、FG周期毎にラッチされる。
本発明のサーボ回路は回路８にラッチされたFG周期計
数データD2をもとに、所定周波数のキャリア信号でパル
ス幅変調された信号（以下PWM信号と記す）を形成する
回路を有する。以下、このPWM信号形成回路について説
明する。第１図で破線で囲った符号14がPWM信号形成回
路を示す。
数データD2をもとに、所定周波数のキャリア信号でパル
ス幅変調された信号（以下PWM信号と記す）を形成する
回路を有する。以下、このPWM信号形成回路について説
明する。第１図で破線で囲った符号14がPWM信号形成回
路を示す。
PWM信号形成回路14において、12は２分周回路、13は
スイッチ回路でノーマルサーボ時Ｎ接点、倍速サーボ時
Ｗ接点に閉じる。また倍速サーザ時には前出のスイッチ
回路17で、ノーマルサーボ時に比べ、２倍の２・ｘの
周波数の源クロックが供給されるから、回路13からは結
極ノーマル／倍速両モード同一周波数のクロックCP4が
出力される。このクロックCP4はカウンタ９に入力さ
れ、分周動作が行われる。10は一致回路であり、ラッチ
回路８からの所定ビット数のデータD2と前記カウンタ９
からの同一ビット数のクロック群D3とが比較され、両者
の値が一致した時一致信号IDを出力する。前記カウンタ
９からはPWM信号のキャリア信号Ｃも発生する。この
信号Ｃは前記クロック群D3の最小周波数のクロックと
同期しており、またノーマルサーボ／倍速サーボで同一
周波数となっている。信号Ｃは微分回路18で微分さ
れ、信号PCを出力する。前記一致信号IDは、Ｒ−Ｓフリ
ップフロップ（以下RSと記す）11のＲ入力に、またキャ
リアを示す信号PCはRS11のＳ入力に入力される。よっ
て、RS11のＱ出力PWは、所定のキャリア周波数（Ｃ）
で、前出のラッチデータD2の大きさに応じてPWM変調さ
れた、PWM変調信号となる。これは、前出のFG1周期分の
速度偏差に対応したデューティ信号であり、モータ１の
速度エラー信号を表わす。このPWM変調信号PWはローパ
スフィルタ19に入力され、直流エラー電圧ｅに平滑され
る。さらにこのエラー電圧ｅは増幅器20により増幅され
てエラー電圧Ｅとしてモータ１に負帰還され、モータ１
が所定の定速回転を維持するように制御される。
スイッチ回路でノーマルサーボ時Ｎ接点、倍速サーボ時
Ｗ接点に閉じる。また倍速サーザ時には前出のスイッチ
回路17で、ノーマルサーボ時に比べ、２倍の２・ｘの
周波数の源クロックが供給されるから、回路13からは結
極ノーマル／倍速両モード同一周波数のクロックCP4が
出力される。このクロックCP4はカウンタ９に入力さ
れ、分周動作が行われる。10は一致回路であり、ラッチ
回路８からの所定ビット数のデータD2と前記カウンタ９
からの同一ビット数のクロック群D3とが比較され、両者
の値が一致した時一致信号IDを出力する。前記カウンタ
９からはPWM信号のキャリア信号Ｃも発生する。この
信号Ｃは前記クロック群D3の最小周波数のクロックと
同期しており、またノーマルサーボ／倍速サーボで同一
周波数となっている。信号Ｃは微分回路18で微分さ
れ、信号PCを出力する。前記一致信号IDは、Ｒ−Ｓフリ
ップフロップ（以下RSと記す）11のＲ入力に、またキャ
リアを示す信号PCはRS11のＳ入力に入力される。よっ
て、RS11のＱ出力PWは、所定のキャリア周波数（Ｃ）
で、前出のラッチデータD2の大きさに応じてPWM変調さ
れた、PWM変調信号となる。これは、前出のFG1周期分の
速度偏差に対応したデューティ信号であり、モータ１の
速度エラー信号を表わす。このPWM変調信号PWはローパ
スフィルタ19に入力され、直流エラー電圧ｅに平滑され
る。さらにこのエラー電圧ｅは増幅器20により増幅され
てエラー電圧Ｅとしてモータ１に負帰還され、モータ１
が所定の定速回転を維持するように制御される。
以上説明した本発明のモータサーボ用PWM信号形成過
程のタイミング波形を第２図に示す。カウンタ７の計数
値はモータFG信号のエッジを表わす信号SPでラッチさ
れ、信号SPの遅延信号SP′がクリアされる。そのラッチ
データの大きさに応じて、一致信号ID回路10で出力し、
この信号と所定周波数のキャリア信号PCとでRS11をセッ
ト／リセットし、図に示したようなPWM変調信号PWを得
る。この動作はノーマルサーボ／倍速サーボとで全く同
様である。本発明は、以上説明したように、倍速サーボ
でディジタルサーボ系のカウンタ計数クロック周波数が
倍になっても、PWM信号形成回路内のクロック周波数及
びキャリア周波数はノーマルサーボ時と同一にするもの
である。
程のタイミング波形を第２図に示す。カウンタ７の計数
値はモータFG信号のエッジを表わす信号SPでラッチさ
れ、信号SPの遅延信号SP′がクリアされる。そのラッチ
データの大きさに応じて、一致信号ID回路10で出力し、
この信号と所定周波数のキャリア信号PCとでRS11をセッ
ト／リセットし、図に示したようなPWM変調信号PWを得
る。この動作はノーマルサーボ／倍速サーボとで全く同
様である。本発明は、以上説明したように、倍速サーボ
でディジタルサーボ系のカウンタ計数クロック周波数が
倍になっても、PWM信号形成回路内のクロック周波数及
びキャリア周波数はノーマルサーボ時と同一にするもの
である。
第３図に示すのは、第１図のPWM信号形成回路14の他
の実施例である。第１図と同じ機能の部品と符号は同一
とする。第３図で、21はクロック生成回路４から出力さ
れるクロックCP4の入力端子、22は、ラッチ回路８から
出力されるデータD2の入力端子、23は２分周回路、24,2
5はスイッチ回路で、ノーマルサーボ時はＮ接点、倍速
サーボ時はＷ接点に閉じる。第３図の実施例では、PWM
信号形成回路で使用するクロックバスの周波数をノーマ
ルサーボ／倍速サーボで同一にするために、カウンタ９
に入力されるクロックが倍速時に倍周波数であっても、
スイッチ回路25で、両モードともクロックバスD3のクロ
ック周波数が同一になるように切替える。また、同時に
PWMキャリア信号の周波数も、２分周回路23、スイッチ
回路24の切替えでノーマルサーボ／倍速サーボとも同一
になるようにする。PWM信号形成動作は第１図の場合と
全く同様で、出力端子26よりPWM信号が出力される。
の実施例である。第１図と同じ機能の部品と符号は同一
とする。第３図で、21はクロック生成回路４から出力さ
れるクロックCP4の入力端子、22は、ラッチ回路８から
出力されるデータD2の入力端子、23は２分周回路、24,2
5はスイッチ回路で、ノーマルサーボ時はＮ接点、倍速
サーボ時はＷ接点に閉じる。第３図の実施例では、PWM
信号形成回路で使用するクロックバスの周波数をノーマ
ルサーボ／倍速サーボで同一にするために、カウンタ９
に入力されるクロックが倍速時に倍周波数であっても、
スイッチ回路25で、両モードともクロックバスD3のクロ
ック周波数が同一になるように切替える。また、同時に
PWMキャリア信号の周波数も、２分周回路23、スイッチ
回路24の切替えでノーマルサーボ／倍速サーボとも同一
になるようにする。PWM信号形成動作は第１図の場合と
全く同様で、出力端子26よりPWM信号が出力される。
以上の実施例では２倍速モードの場合で示したが、速
度を２倍以上に上げるＮ倍速記録再生モードの場合にお
いても、第１図の２分周回路12をＮ分周回路、あるいは
第３図の２分周回路23等をＮ分周回路にすることによ
り、任意の速度でも、ノーマルモードと同様のクロック
バスのクロック，キャリア周波数を同一にすることがで
きる。
度を２倍以上に上げるＮ倍速記録再生モードの場合にお
いても、第１図の２分周回路12をＮ分周回路、あるいは
第３図の２分周回路23等をＮ分周回路にすることによ
り、任意の速度でも、ノーマルモードと同様のクロック
バスのクロック，キャリア周波数を同一にすることがで
きる。
本発明によれば、倍速またはＮ倍速の記録再生機能を
もつ磁気記録再生装置のディジタルサーボ装置で、速度
を上げることで必然的に高周波数クロックを使用するこ
とになっても、ディジタルサーボ装置内で使用するクロ
ックバスラインの最高クロック周波数をノーマル速度サ
ーボ時と同一にすることができ、倍速モードでもディジ
タル回路の引き回しや負荷の増大に伴う、信号伝送中で
のスキュー等を防止でき、高精度のサーボ装置を実現で
きる。
もつ磁気記録再生装置のディジタルサーボ装置で、速度
を上げることで必然的に高周波数クロックを使用するこ
とになっても、ディジタルサーボ装置内で使用するクロ
ックバスラインの最高クロック周波数をノーマル速度サ
ーボ時と同一にすることができ、倍速モードでもディジ
タル回路の引き回しや負荷の増大に伴う、信号伝送中で
のスキュー等を防止でき、高精度のサーボ装置を実現で
きる。
第１図は本発明の一実施例を示す磁気記録再生装置のデ
ィジタルサーボ装置のブロック図、第２図はその動作タ
イミング図、第３図は、本発明の他の実施例を示すブロ
ック図である。 １……モータ、7,9……カウンタ ８……ラッチ回路、12,23……２分周回路 14……PWM信号形成回路、15,16……発振器 13,24,25……スイッチ回路
ィジタルサーボ装置のブロック図、第２図はその動作タ
イミング図、第３図は、本発明の他の実施例を示すブロ
ック図である。 １……モータ、7,9……カウンタ ８……ラッチ回路、12,23……２分周回路 14……PWM信号形成回路、15,16……発振器 13,24,25……スイッチ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河崎 憲一郎 埼玉県所沢市花園４丁目2610番地 パイ オニア株式会社所沢工場内 (56)参考文献 特開 昭60−13345（ＪＰ，Ａ) 特開 昭60−121977（ＪＰ，Ａ) 特開 昭61−202374（ＪＰ，Ａ) 実開 昭60−85720（ＪＰ，Ｕ) 実開 昭62−90463（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】モータの回転数偏差を所定のマスタークロ
ックをもとに生成したクロックで計数し、その計数値に
応じた所定ビット数のデータと、このデータと同一ビッ
ト数である上記マスタークロックを分周するカウンタの
各段出力値とを各々のビット毎に比較し、両者の一致の
タイミング信号と上記カウンタ出力のうちの最小周波数
の出力信号に同期した所定周波数のキャリア信号とでPW
M変調信号を形成して、回転エラー電圧信号を発生する
とともに、通常回転速度よりも高速度のモータ回転数を
上記マスタークロックの周波数を高くすることで実現す
るディジタルサーボ装置において、 上記計数値と比較する上記マスタークロック分周カウン
タの各段出力信号の最高周波数、及び上記PWM信号形成
用のキャリア信号の周波数を、通常回転時と高速回転時
とで、同一にする手段を備えたことを特徴とするディジ
タルサーボ装置。 - 【請求項２】上記カウンタ各段出力信号の最高周波数と
上記PWM信号形成用キャリア信号の周波数を同一にする
手段は、 高速の回転速度に基づいてマスタークロックを分周する
手段と、 該分周手段からの出力信号を高速回転時のPWM信号生成
用のクロックとして切り替えて上記カウンタに供給する
手段と、 により構成される特許請求の範囲第１項記載のディジタ
ルサーボ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257130A JP2564325B2 (ja) | 1987-10-14 | 1987-10-14 | ディジタルサーボ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257130A JP2564325B2 (ja) | 1987-10-14 | 1987-10-14 | ディジタルサーボ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01103185A JPH01103185A (ja) | 1989-04-20 |
| JP2564325B2 true JP2564325B2 (ja) | 1996-12-18 |
Family
ID=17302144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62257130A Expired - Fee Related JP2564325B2 (ja) | 1987-10-14 | 1987-10-14 | ディジタルサーボ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564325B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311396U (ja) * | 1989-06-19 | 1991-02-04 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121977A (ja) * | 1983-12-05 | 1985-06-29 | Matsushita Electric Ind Co Ltd | 回転体の制御装置 |
| JPH0732476B2 (ja) * | 1986-02-04 | 1995-04-10 | ソニー株式会社 | スチル画像再生装置 |
-
1987
- 1987-10-14 JP JP62257130A patent/JP2564325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01103185A (ja) | 1989-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525753A (en) | Circuit arrangement and method for magnetic recording/reproducing | |
| JP2564325B2 (ja) | ディジタルサーボ装置 | |
| US4885645A (en) | Write compensator for magnetic disk apparatus | |
| JP3237829B2 (ja) | クロック識別再生回路 | |
| US4713715A (en) | Tape position display apparatus using counter roller pulses and CTL pulses | |
| JP2845411B2 (ja) | 記録磁界発生方法及びその装置 | |
| JP2592559B2 (ja) | 情報記録再生装置の位相同期回路 | |
| SU1377897A2 (ru) | Устройство дл детектировани манипулированных по частоте и фазе сигналов цифровой информации,воспроизводимых с магнитного носител | |
| JP2576547B2 (ja) | クロック信号再生回路 | |
| JPS6030130B2 (ja) | 可変パルス幅ワンシヨツトマルチバイブレ−タ | |
| JP2638821B2 (ja) | 積分型ａ−ｄ及びｄ−ａ変換器 | |
| KR900004616Y1 (ko) | Dat 트랙생성시 트랙에러 보정회로 | |
| SU836662A1 (ru) | Устройство дл воспроизведени мно-гОКАНАльНОй МАгНиТНОй зАпиСи | |
| SU731460A1 (ru) | Устройство дл воспроизведени цифровой информации с магнитного носител | |
| JP3815826B2 (ja) | デジタル信号処理装置 | |
| JPH07321616A (ja) | ノイズ除去回路 | |
| KR890003490B1 (ko) | 디지탈 오디오 테이프용 데크구동 모터의 속도 제어회로 | |
| SU943833A1 (ru) | Устройство дл магнитной записи и воспроизведени | |
| JP2595695B2 (ja) | パルス幅補正回路 | |
| JPS6392183A (ja) | 記録再生装置 | |
| JPH0519395B2 (ja) | ||
| JPS58108979A (ja) | デイジタルサ−ボ装置 | |
| JPS6061904A (ja) | 磁気ヘッドの駆動回路 | |
| JPH0645894A (ja) | 遅延パルス発生回路 | |
| JPS5816932U (ja) | パルス遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |