JPH02304376A - 自己診断回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、音声及び映像信号処理回路の中に用いられ、
特にＬＳＩ化に最適な自己診断回路に関するものである
。

従来の技術 近年、ＬＳＩ技術の進歩に伴って音声及び映像のディジ
タル化が急速に進み、ディジタル記録できる音声・映像
機器の普及も始まった。機器及びシステムのディジタル
化が進み、回路規模が大きく複雑になればなるほど、既
にコンピュータ機器等で取り入れられている故障チェッ
クのための自己診断機能の必要性が高くなる。

しかしながら、コンピュータにおける自己診断機能と音
声争映像機器におけるそれとは、若干考え方が異なる。

コンピュータの場合は、予め定められた数百程度の命令
セットが、支障なく実行できるようにメモリ及びディス
ク等の周辺装置を含めたハードウェア及びソフトウェア
のチェックを行なうが、後者の場合は、連続するランダ
ムで膨大なデータの流れに対して、定められた実働作の
タイミングで正しく演算処理等がなされ、最終の音声φ
映像信号出力に対して支障がないかどうかを、漏れなく
チェックし、故障箇所を示さなければならない。

従来、上記の目的を達成するための方法としては、第４
図に示すようにテスト信号発生用のＲＯＭと出力期待値
を格納する２個のＲＯＭを備え、信号処理回路の出力と
期待値を逐次比較する手法があった。

第４図に示す従来例の説明を簡単に行なう。同図におい
て、４１は音声信号や映像信号の信号入力端子、４２は
入力信号の選択を行うスイッチ、４３は音声及び映像の
信号処理回路、４４は入力信号を例えば１フイールド等
の処理単位期間だけ一時的に蓄えるメモリ、４５は音声
信号や映像信号の出力端子、４６は通常動作と自己診断
のためのテストモードを選択設定できるモード入力端子
、４７はテスト信号パターンが格納されたＲ　ＯＭ。

４８は出力期待値が格納されたＲＯＭ１４９は自己診断
動作を行うためのタイミングを生成するタイミング発生
回路、５０は二つの入力信号の一致を見る比較器、５１
は比較結果の出力端子である。

以下、動作について簡単に説明する。通常モードでの回
路動作としては、入力端子４１から入力された音声及び
映像信号は信号処理回路４３で所定の信号形式、例えば
記録信号フォーマド等を構成するための信号順序の並べ
替え、ブロック化、冗長符号の付加等の信号処理をメモ
リ４４との間で書き込み及び読みだしを通じて実現し、
信号処理結果を出力端子４５から出力する。

また自己診断のためのテストモードでは、モード入力端
子４６から入力されたテストモード信号に対して、スイ
ッチ４２はテスト信号発生用のＲＯＭ４７の出力側に入
力を切り替え、一方タイミング発生回路４９からはＲＯ
Ｍ４７．４８に対するアドレス信号が発生される。従っ
て、テストモードでは、ＲＯＭ４７で発生されたテスト
パターンに対して信号処理回路４３で行なわれた処理結
果と、予め求められ、ＲＯＭ３８に格納されていた期待
値が比較器５０で比較され、端子５１にその比較結果を
出力する。比較結果に一致が得られれば、この回路動作
としては正常と判断され、不一致が出力されれば、不一
致パターンから不良箇所の推測が可能である。

発明が解決しようとする課題 ところで、ここで用いられるＲＯＭ４７．４８のデータ
容量としては、先ずパターン信号発生側のＲＯＭ４７の
データ容量は、短いデータの繰り返しを行うとして小容
量化が可能であるが、期待値を格納する側のＲＯＭ４８
は、テスト対象区間に対応した容量が全て必要となる。

例えば、ＶＴＲの音声信号の場合、映像信号の１フイ一
ルド単位で処理するためにはフィールドメモリの容量と
しては、音声信号を１サンプル当り４３　ｋＨｚで標本
化、２０ｂｊｔで量子化する場合、音声４チャネル分の
データに対しては約６４ｋｂｉｔの容量となる。更に誤
り検出及び訂正のために付加される冗長部分を入れると
全体で上記の１．３〜１．５倍となる。映像信号の場合
は更にこれより一桁以上増加する。

従って、大規模のディジタル信号処理システムを構成し
て行く上で、必須となる自己診断機能を取り込んで、装
置の高信頼性、保守性、及び小型化、低コスト化を図ろ
うとすると、自己診断回路を信号処理ＬＳＩの一部に組
み込むことが当然の結論となる。

しかしながら、タイミング発生回路４９をＬＳＩ内部に
取り込むことは容易であるが、ＲＯＭ特に期待値を格納
したＲＯＭ４８をＬＳＩ内に入れることは技術的にも困
難であり、実現出来たとしても、テスト機能に見合うコ
ストで実現するのは困難であった。

本発明の自己診断回路は、自己診断機能を簡単な構成で
実現して信号処理ＬＳＩ内部に取り込み、安価に保守信
顆性の向上を図ることを目的とする。

課題を解決するための手段 本発明の自己診断回路は、上記問題点を解決するために
、テストパターン信号発生手１段と、テストモード設定
時には、テストパターン信号発生手段の出力を入力信号
として音声及び映像信号処理回路システムに供給する供
給手段と、信号処理ブロックの出力信号列に対し、テス
トパターン発生手段の設定値に応じて、複数の信号処理
ブロック毎の出力期待値に対応した誤り検査符号を生成
付加する誤り検査符号生成手段と、出力信号列及び付加
された誤り検査符号から複数の信号処理ブロック毎に誤
り検出を行なう誤り検出手段と、誤り検出を行った結果
に従って故障箇所を判定する判定手段とから構成されて
いる。

作用 上記構成により、本発明の自己診断回路は信号処理回路
システムの出力信号と付加された誤り検査符号との誤り
検出の結果、誤りがなければ、予め計算された出力期待
値とテストパターン入力信号に対する信号処理出力が一
致すると判断できる。

実施例 第１図は本発明の一実施例による自己診断回路を含んだ
信号処理回路システムの構成図である。

図中１は、音声及び映像信号入力端子、２は入力信号の
選択を行うスイッチであり、通常動作時は上側に位置し
、入力端子１に印加された音声及び映像信号を選択し、
テストモード時は下側に位置し、テストパタ、−ン信号
を選択する。３は１個あるいは複数個のＬＳＩからなる
音声及び映像信号の信号処理回路であり、入力信号処理
部３ａ＋符号生成部３ｂ、　　出力信号処理部３ｃ＋　
　タイミング発生部３ｄ、　　アドレスカウンタ３ｅ＋
　　マルチプレクサ３ｆより構成されており、例えば、
記録信号フォーマド等を構成するための時系列信号の順
序の入れ替え、複数個の信号単位でのブロック化、誤り
検査符号、ブロック同期符号等の冗長符号の付加等の信
号処理の機能を有する。４は例えば信号処理の単位であ
る映像信号の１フイ一ルド期間の容量を有し、前記信号
処理回路３での処理を実行するために一時的に処理過程
の信号を蓄えるメモリ、５は信号処理回路３で処理され
た信号の出力端子、６は通常動作と自己診断のためのテ
ストモードを選択設定できるモード設定信号の入力端子
、７は自己診断モードにおいて入力信号の代わりに用い
るテスト信号を発生するテストパターン発生回路、８は
同じく自己診断モードにおいてテスト信号に対して信号
処理回路３で処理された出力期待値に応じて予め求めて
おいた誤り検査符号を発生する検査符号発生回路、９は
同じ（自己診断モードにおいてテスト信号に対する信号
処理回路３の実際の出力信号と出力期待値に対応して生
成された誤り検査符号とから誤り検出を行う誤り検出回
路、１０は同じく自己診断モードにおいて誤り検出回路
９の出カバターンに応じて信号処理回路３の故障の有無
、故障箇所の推定を行う故障判別回路、１１は同じく自
己診断モードにおいて自己診断動作のタイミング制御等
を行うテストモード制御回路、１２は同じく自己診断モ
ードにおいて故障判定結果を表示手段等に送出するため
の故障判別信号の出力端子である。

第２図は第１図に示した信号処理回路システム３の出力
信号フォーマットの一例を示す信号構成図である。

同図はまた、信号処理の処理単位期間である例えば映像
信号の１フイ一ルド区間の音声あるいは映像信号のサン
プルワード及び冗長信号をメモリ４の内部でマツピング
されている配列状態をも示す。ＤＩは音声あるいは映像
信号の１サンプルワードを、ＥＣ＋は前記サンプルワー
ドに対して誤り検出及び訂正を行う誤り検査符号の各ワ
ードを示す。

入力音声あるいは映像信号サンプルＤＩは添え字の番号
の順に標本化された時系列を示し、メモリ４の内部では
同図に示す様な配列をとる。時系列の順序を入れ替えて
いるのは、記録あるいは伝送中にドロップアウト等によ
る誤りの影響をできるだけ分散させるためであり、通常
この操作をシャフリングあるいはインタリーブ操作と呼
ぶ。７行、ｕ＋１列の構成でブロッ°り化された信号列
はこの場合、行方向を１ブロツク長として、メモリ４か
ら順に１行目から７行目へと読み出され、出力信号列を
構成する。

次に本実施例の動作説明を行うが、これから説明を行な
う実施例は、映像あるいは音声等の連続する膨大なデー
タを記録あるいは送信する場合の処理を第２図に示すフ
ォーマットに基づいて行なう場合であるが、勿論再生あ
るいは受信する場合も本発明の考え方は同様に適用可能
である。

先ず、通常動作時にはスイッチ２は上側に位置し、入力
端子１から入力される時系列のディジタル化された音声
・映像信号は信号処理回路３の内部に導かれる。信号処
理回路３では、先ず入力信号処理部３ａで入力信号の直
並列変換や多重化等の入力処理が行なわれる。入力処理
された信号列は１フイ一ルド単位でマルチプレクサ３ｆ
を経由してメモリ４に一旦書き込まれる。この時、タイ
ミング発生部３ｄからのフィールド切り替えによるスタ
ート信号により、アドレスカウンタ３ｅは書込み信号列
が第２図に示す様なメモリ内配列がとれるよう、非連続
的なアドレスを供給する。その結果、行方向には時系列
のｉ番目、列方向には時系列の１番目毎のサンプルワー
ドが順に配列され、ドロップアウトによるバーストエラ
ーの影響を分散させるためのシャフリング操作が行なわ
れている。

次に誤り検出及び訂正を行う誤り検査符号の生成が下記
の順序で行われる。先ず、メモリ４よりアドレスカウン
タ３ｅの供給するアドレスに従って、第２図の行方向に
１列目、２列目と順にサンプルワードが読み出される。

読み出されたサンプルワードはマルチプレクサ３ｆを経
由して符号生成部３ｂに入力される。符号生成部３ｂで
は予め定められた生成多項式に基づいて、検査符号の生
成が巡回型のレジスタ等の構成を用いて実行される。第
２図のＥＣＯ〜ＥＣＩ等に示す生成された検査符号は再
び、マルチプレクサ３ｆを経由してメモリ４内の検査符
号領域に書き込まれる。

最後に、メモリ４からフィールド単位での信号の読み出
しがアドレスカウンタ３ｅから供給される読み出しアド
レスに従って、第２図に示す列方向に１行目、２行目と
順にブロック単位でサンプルワードから検査符号へと順
におこなわれる。読み出された信号列はマルチプレクサ
３ｆを経由して、出力信号処理部３ｃで例えばブロック
同期、ブロックアドレスの付加等、所定の出力信号フォ
ーマットに変換され、最終的には出力端子５から出力さ
れる。

以上が通常動作時における基本的な信号処理の流れであ
るが、本実施例による故障検出のための自己診断モード
では上記の通常動作が確実に行なわれていることを検証
するために、以下に述べる方法でこれを行なう。

入力端子６にテストモード信号が印加されると、切り替
えスイッチ２は下側に位置し、同時にテストモード制御
回路１１が起動される。但し、信号処理回路３は通常動
作において映像信号のフィールド単位で処理を行うもの
であるため、テストモードの実際の起動はフィールド信
号に同期してスタートされる。テストモード制御回路１
１では、検査対象となる機能ブロック毎に予め決められ
た複数個の初期値設定をテストパターン発生回路７に対
して、また自己診断用の検査符号発生回路８に対しては
、既知のテストパターン信号に対応した検査符号の発生
を、誤り検出回路９及び故障判別回路１０に対しては、
現在何れの機能ブロックの検査中かの通知を行う。一方
、タイミング発生回路３ｄからは、通常動作時と同様の
検査対象の機能ブロックの動作に対応したタイミング信
号の供給を受ける。具体的に述べると、機能ブロック（
Ａ）で処理されるテスト入力信号列Ａ、出力信号列へ”
、検査符号ａに対し、機能ブロック（Ｂ）で処理される
テスト入力信号列Ｂ、出力信号列Ｂ”。

検査符号列すとすれば、テスト入力信号列の全体はＡ＋
Ｂとなり、検査符号ａ、　　ｂは各々独立に生成され、
誤り検出は出力信号列Ａ゛と検査符号ａ及び出力信号列
Ｂと検査符号すの組合せで行い、その結果機能ブロック
毎に自己診断が可能となる。

即ち、本発明では故障検出を容易にするために、予め検
査対象となる機能ブロック毎にテストパターンを定めて
おき、そのテストパターンに対応した検査符号も予め用
意して、テストパターン入力に対する信号処理結果と予
め用意された検査符号を付加した結果に対し、誤り検出
を行うことにより故障箇所を確実に判定しようとするも
のである。

第３図に上記の動作のフローチャート図を示し、テスト
モード動作のシーケンスを整理して示す。

更に詳しく動作説明を続けると、テストモード制御回路
１１は小規模のＲＯＭあるいはＰＬＡ　（プログラマブ
ル壷ロジック・アレイ）等で構成でき、カウンタ等で構
成されるタイミング発生回路３ｄの出力をデコードして
おくことにより、テストモード動作に必要なタイミング
をプログラム化して得られる。

テストパターン発生回路７は例えばＭ−系列の乱数発生
器として周知のプリセット可能な帰還型のシフトレジス
タを用いれば、ＬＳＩ化に適した小規模な回路構成でラ
ンダムなデータの発生が実現される。このプリセット値
を制御すればテストパターンデータとして、幾通りもの
ランダムなブロック化されたデータ発生が容易に可能で
あり、テストデータを細分化したブロック単位でこれを
発生でき、きめ細かいチェックに用いることができる。

検査符号発生回路８については、検査符号として例えば
これも周知の短縮化巡回符号（ＣＲＣＣ）を用いれば、
長いデータブロック長に対しても検出能力は高く有効で
ある。テストパターン発生回路７で発生されるテストパ
ターンデータは初期値設定が既知であれば、その発生パ
ターン値は一義的に定まる。従ってテストモード制御回
路１１より通知されるモード情報に基づいて、小容量の
ＲＯＭ等の構成で実現可能な検査符号発生回路８では期
待値に合致した予め計算済みの検査符号を発生する。

誤り検出回路９は、信号処理部３の出力と検査符号発生
回路８の出力を合わせて誤りの何無を検査するもので、
短縮化巡回符号の場合、帰還型シフトレジスタからなる
簡単な構成で実現可能である。

最後に、故障判別回路１０では誤り検出回路９の検出結
果、即ち誤りパターンと、現在何れの機能ブロックが検
査対象かを勘案して、故障の可能性が高い箇所を判別し
、端子１２より出力する。

例えば、第２図に示すフォーマットでサンプルワードＤ
１と検査符号ＥＣＩを異なる検査符号系列の構成にして
おき、ＥＣ１部分の読み出し出力のみに誤りが検出され
た場合は、検査符号発生回路８の部分及び符号生成に関
連する信号処理、タイミング発生、アドレスカウンタ及
びメモリ等に故障の可能性が高いことを示す。また、ビ
ットパラレルのサンプルワードの各ビット毎に異なる検
査符号系列を与え、特定のビットのみに異常が示される
時はそのビットラインに断線等の故障が発生していると
も推測でき、これらのエラーパターンと故障箇所との相
関の高いものを、デコードして故障判別回路１０に入れ
ておけば、故障個所を高い確度で検出できる。

以上述べた本発明の実施例では、テストパターン発生回
路の初期値設定を替えることにより、ランダムなテスト
パターンを検査対象の機能ブロックに対応して自由に発
生させ、前記テストパターンに対応した出力期待値の検
証を、巡回符号等の誤り検出符号を用いて実現でき、従
来正確に検証しようとすれば、全ての期待値を用意して
比較検証する場合に比べ大幅に効率化できる。

発明の効果 本発明の自己診断回路は以上述べたように、機能ブロッ
クに対応したテストパターン構成としたことにより、故
障箇所の推定を簡単な論理で効率良く実現でき、更に、
故障箇所を検出するための手段としてのテストパターン
発生回路から誤り検出回路までをＬＳＩ化に適した小規
模の回路構成とすることができ、小型で低価格化にその
効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例による自己診断回路の構成図
、第２図は本発明の一実施例に用いる信号フォーマット
図、第３図は本発明の一実施例におけるテストモード動
作のフローチャート図、第４図は従来例の自己診断回路
の構成図。 ２・・・ス°イッチ、　　３・・・信号処理部、　　７
・・・テストパターン発生回路、　　８・・・検査符号
発生回路、９・・・誤り検出回路、　　１０・・・故障
判別回路。

Claims (1)

1. 【特許請求の範囲】 複数の信号処理ブロックからなる音声及び映像信号処理
   回路システムにおいて、 テストパターン信号発生手段と、 テストモード設定時には、前記テストパターン信号発生
   手段の出力を入力信号として前記音声及び映像信号処理
   回路システムに供給する供給手段と、 前記複数の信号処理ブロックの出力信号列に対し、前記
   テストパターン発生手段の設定値に応じて、前記複数の
   信号処理ブロック毎の出力期待値に対応した誤り検査符
   号を生成付加する誤り検査符号生成手段と、 前記出力信号列及び付加された前記誤り検査符号から前
   記信号処理ブロック毎に誤り検出を行う誤り検出手段と
   、 前記誤り検出を行った結果に従って故障箇所を判定する
   判定手段とを有したことを特徴とする自己診断回路。