JPH02301094A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02301094A JPH02301094A JP1122011A JP12201189A JPH02301094A JP H02301094 A JPH02301094 A JP H02301094A JP 1122011 A JP1122011 A JP 1122011A JP 12201189 A JP12201189 A JP 12201189A JP H02301094 A JPH02301094 A JP H02301094A
- Authority
- JP
- Japan
- Prior art keywords
- sam
- data
- ram
- bits
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000009977 dual effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 101150021948 SAM2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にシリアル出力ポートを
備えたデュアルポートＲＡＭ （ランダム・アクセス・
メモリ）に関するものである。
備えたデュアルポートＲＡＭ （ランダム・アクセス・
メモリ）に関するものである。
（従来の技術〕
第２図は従来のデュアルボー）ＲＡＭの概略図である０
図において、１は随時書込み・読出しが可能なＲＡＭ、
２はシリアルデータの入出力が可能で上記ＲＡＭＩとデ
ータ転送が可能なＳＡＭ （シリアル・アクセス・メモ
リ）、３はカラーレジスタ、ＳＩＯはシリアルデータの
入出力を示す。
図において、１は随時書込み・読出しが可能なＲＡＭ、
２はシリアルデータの入出力が可能で上記ＲＡＭＩとデ
ータ転送が可能なＳＡＭ （シリアル・アクセス・メモ
リ）、３はカラーレジスタ、ＳＩＯはシリアルデータの
入出力を示す。
このデュアルポー）ＲＡＭを用いて画面をクリアする場
合、まずカラーレジスタ３にデータを書込み、次に該レ
ジスタ３の内容をＲＡＭＩのある行のすべての列に１サ
イクルで書込み（第２図斜線部参照）、次にこのデータ
をＳＡＭ２に転送し、出力して画面をクリアする。
合、まずカラーレジスタ３にデータを書込み、次に該レ
ジスタ３の内容をＲＡＭＩのある行のすべての列に１サ
イクルで書込み（第２図斜線部参照）、次にこのデータ
をＳＡＭ２に転送し、出力して画面をクリアする。
従来の半導体装置は以上のように構成されているので、
画面をクリアする場合、ＲＡＭＩに書き込んだデータを
一旦ＳＡＭ２に転送してから出力しなければならず、画
面のクリアが高速に行えないという問題が慕った。
画面をクリアする場合、ＲＡＭＩに書き込んだデータを
一旦ＳＡＭ２に転送してから出力しなければならず、画
面のクリアが高速に行えないという問題が慕った。
この発明は上記のような従来のものの問題点を解消する
ためになされたもので、ＲＡＭからＳＡＭへのデータ転
送を行わずに、画面を高速にクリアできる半導体装置を
得ることを目的とする。
ためになされたもので、ＲＡＭからＳＡＭへのデータ転
送を行わずに、画面を高速にクリアできる半導体装置を
得ることを目的とする。
この発明に係る半導体装置は、全ビットに１サイクルで
カラーレジスタの内容を書き込め、シリアルアクセスで
きるメモリを備えるようにしたものである。
カラーレジスタの内容を書き込め、シリアルアクセスで
きるメモリを備えるようにしたものである。
この発明における半導体装置は、全ビットに１サイクル
でカラーレジスタの内容が書き込めるメモリを設けるよ
うにしたので、ＲＡＭからＳＡＭへのデータ転送を行わ
ずにそのメモリを用いて画面のクリアを高速に行うこと
ができる。
でカラーレジスタの内容が書き込めるメモリを設けるよ
うにしたので、ＲＡＭからＳＡＭへのデータ転送を行わ
ずにそのメモリを用いて画面のクリアを高速に行うこと
ができる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置のデュア
ルポー１−ＲＡＭを示す概略図である。図において、第
２図と同一符号は同一部分を示し、４はｌサイクルでカ
ラーレジスタ３のデータを全ビットに書き込むことがで
き、シリアルアクセスできる第２のＳＡＭ、５は第１の
Ｓ Ａ Ｍ ２と第２のＳＡＭ４との切り換えを行うス
イッチである。
ルポー１−ＲＡＭを示す概略図である。図において、第
２図と同一符号は同一部分を示し、４はｌサイクルでカ
ラーレジスタ３のデータを全ビットに書き込むことがで
き、シリアルアクセスできる第２のＳＡＭ、５は第１の
Ｓ Ａ Ｍ ２と第２のＳＡＭ４との切り換えを行うス
イッチである。
次に動作について説明する。
画面を全て同じデータにしたい時、先ずカラーレジスタ
３に所望のデータを書き込む。次に１サイクルでＳＡＭ
４の全ビットにカラーレジスタの内容を書き込む、そし
てＳＡＭ２とシリアル入出力ＳＩＯを接続しているスイ
ッチ５を、第２のＳＡＭ４とシリアル入出力ＳＩＯが接
続するように切り換え、ＳＡＭ４からのデータの読出し
を行う。
３に所望のデータを書き込む。次に１サイクルでＳＡＭ
４の全ビットにカラーレジスタの内容を書き込む、そし
てＳＡＭ２とシリアル入出力ＳＩＯを接続しているスイ
ッチ５を、第２のＳＡＭ４とシリアル入出力ＳＩＯが接
続するように切り換え、ＳＡＭ４からのデータの読出し
を行う。
このように本実施例によれば、第２のＳＡＭ４を設ける
ようにしたので、画面をクリアしたい場合には従来のよ
うに、一旦ＲＡＭＩに書き込んだデータをＳＡＭ２に転
送してから出力する必要がなくなり、高速に画面をクリ
アすることができる。
ようにしたので、画面をクリアしたい場合には従来のよ
うに、一旦ＲＡＭＩに書き込んだデータをＳＡＭ２に転
送してから出力する必要がなくなり、高速に画面をクリ
アすることができる。
以上のようにこの発明によれば、従来のデュアルポート
ＲＡＭに、ｌサイクルでカラーレジスタのデータを全ビ
ット書き込める第２のＳＡＭを設けるようにしたので、
ＲＡＭから第１のＳＡＭにデータを転送することなしに
画面のクリアをすることができ、画面の高速クリアが可
能となる効果がある。
ＲＡＭに、ｌサイクルでカラーレジスタのデータを全ビ
ット書き込める第２のＳＡＭを設けるようにしたので、
ＲＡＭから第１のＳＡＭにデータを転送することなしに
画面のクリアをすることができ、画面の高速クリアが可
能となる効果がある。
第１図はこの発明の一実施例による半導体装置のデュア
ルポー）ＲＡＭの概略図、第２図は従来の半導体装置の
デュアルポー１−ＲＡＭの概略図である。 図において、１はＲＡＭ、２は第１（７）ＳＡＭ。 ３はカラーレジスタ、４は第２のＳＡＭ、５はスイッチ
、ＳＩＯはシリアル入出力を示す。 なお図中同一符号は同−又は相当部分を示す。
ルポー）ＲＡＭの概略図、第２図は従来の半導体装置の
デュアルポー１−ＲＡＭの概略図である。 図において、１はＲＡＭ、２は第１（７）ＳＡＭ。 ３はカラーレジスタ、４は第２のＳＡＭ、５はスイッチ
、ＳＩＯはシリアル入出力を示す。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）随時書込み・読出しが可能なＲＡＭポートと、該
ＲＡＭポートとの転送、及びシリアルデータの入出力が
可能なＳＡＭポートと、カラーレジスタとを１チップ上
に備えたデュアルポートＲＡＭを含む半導体装置におい
て、 上記カラーレジスタのデータをその全ビットに１サイク
ルで書き込むことができるとともにシリアルアクセスで
きるメモリを設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1122011A JPH02301094A (ja) | 1989-05-16 | 1989-05-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1122011A JPH02301094A (ja) | 1989-05-16 | 1989-05-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02301094A true JPH02301094A (ja) | 1990-12-13 |
Family
ID=14825362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1122011A Pending JPH02301094A (ja) | 1989-05-16 | 1989-05-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02301094A (ja) |
-
1989
- 1989-05-16 JP JP1122011A patent/JPH02301094A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4128234B2 (ja) | メモリ素子、処理システム、メモリ素子を制御する方法およびダイナミックランダムアクセスメモリを操作する方法 | |
| JP3028963B2 (ja) | ビデオメモリ装置 | |
| KR960009655A (ko) | 텔레비전 수상기용 비트 사상 온-스크린-디스플레이 장치 | |
| JPS61239491A (ja) | 電子装置 | |
| KR100295031B1 (ko) | 연속페이지랜덤액세스메모리및이를사용한액세싱방법 | |
| JPH02301094A (ja) | 半導体装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPS61149989A (ja) | 半導体記憶装置 | |
| JPS63123142A (ja) | 半導体記憶装置 | |
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| JPH0750856B2 (ja) | 遅延回路 | |
| JP2547256B2 (ja) | Ｄｍａ装置 | |
| JPH02232891A (ja) | 半導体記憶装置 | |
| JPH02152090A (ja) | 画像メモリ | |
| JPS63106989A (ja) | 半導体記憶装置 | |
| JPH02105388A (ja) | 画像用メモリ | |
| JPH06295335A (ja) | 画像データ記憶装置 | |
| JPH02221999A (ja) | 色変換回路 | |
| JPS63143644A (ja) | 主記憶装置制御回路 | |
| JPH01184785A (ja) | ダイナミック型ランダムアクセスメモリ装置 | |
| JPH0334187A (ja) | 半導体記憶装置 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH03276344A (ja) | メモリヘのデータ書き込み方式 | |
| JPH0246590A (ja) | メモリ装置 | |
| JPH02137040A (ja) | 画像処理装置 |