JPH02152090A - 画像メモリ - Google Patents
画像メモリInfo
- Publication number
- JPH02152090A JPH02152090A JP63304900A JP30490088A JPH02152090A JP H02152090 A JPH02152090 A JP H02152090A JP 63304900 A JP63304900 A JP 63304900A JP 30490088 A JP30490088 A JP 30490088A JP H02152090 A JPH02152090 A JP H02152090A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- bit
- rewrite
- arbitrary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 35
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、パーソナルコンピュータ、ワープロ、テレビ
、ビデオテープレコーダなど画像信号処理を行うに適し
た画像メモリに関する。
、ビデオテープレコーダなど画像信号処理を行うに適し
た画像メモリに関する。
従来の技術
ディジタル画像機器において、機器の多機能化および高
画質化に対応するため画像表示用に使用される画像フィ
ールドメモリやフレームメモリＩＣのアクセスタイムの
高速化が進んでいる。この高速化を実現するために標準
的なダイナミック・ランダムアクセス・リードライトメ
モリ〈以下ＤＲＡＭとする）基本構成の入力側および出
力側にシフトレジスタを付加したメモリが多品種ある。
画質化に対応するため画像表示用に使用される画像フィ
ールドメモリやフレームメモリＩＣのアクセスタイムの
高速化が進んでいる。この高速化を実現するために標準
的なダイナミック・ランダムアクセス・リードライトメ
モリ〈以下ＤＲＡＭとする）基本構成の入力側および出
力側にシフトレジスタを付加したメモリが多品種ある。
以下に従来のシフトレジスタを内蔵したメモリについて
説明する。
説明する。
第３図は、従来のマルチボートメモリである。
第２図において、１はデータ入力端子、２は入力シフト
レジスタ、４はアドレス設定回路、５はダイナミックメ
モリセル、６はタイミング発生回路、７は出力シフトレ
ジスタ、８はデータ出力端子である。
レジスタ、４はアドレス設定回路、５はダイナミックメ
モリセル、６はタイミング発生回路、７は出力シフトレ
ジスタ、８はデータ出力端子である。
次に、メモリについて、その動作を説明する。
データ入力端子１からデータがｎビット（ｎは整数）の
入力シフトレジスタ（以下入力レジスタという）２にシ
リアルアクセスされｎビット蓄わえられる。このｎビッ
トの並列データをタイミング発生回路６からのデータ転
送信号によりダイナミックメモリセル（以下メモリセル
という）５に内部転送する。同様に、メモリセルのデー
タをｎビット出力シフトレジスタ（以下出力レジスタと
いう）７に内部転送した後、データ出力端子８からシリ
アル出力する。このように、汎用ＤＲＡＭの基本構成に
入力レジスタおよび出力レジスタを加え各々のレジスタ
容量分のデータを一度にメモリセルへの書き込みと、メ
モリセルからの読み出しが可能となり高速化を実現して
いる。
入力シフトレジスタ（以下入力レジスタという）２にシ
リアルアクセスされｎビット蓄わえられる。このｎビッ
トの並列データをタイミング発生回路６からのデータ転
送信号によりダイナミックメモリセル（以下メモリセル
という）５に内部転送する。同様に、メモリセルのデー
タをｎビット出力シフトレジスタ（以下出力レジスタと
いう）７に内部転送した後、データ出力端子８からシリ
アル出力する。このように、汎用ＤＲＡＭの基本構成に
入力レジスタおよび出力レジスタを加え各々のレジスタ
容量分のデータを一度にメモリセルへの書き込みと、メ
モリセルからの読み出しが可能となり高速化を実現して
いる。
発明が解決しようとする課題
上記の従来構成では、メモリセルへのデータ書き込みと
読み出しがｎビット単位で可能であるか、任意のメモリ
セルのデータ書き換えができない。
読み出しがｎビット単位で可能であるか、任意のメモリ
セルのデータ書き換えができない。
本発明の目的は、高速なシリアルアクセスと高速なラン
ダムアクセスが可能なメモリを提供することにある。
ダムアクセスが可能なメモリを提供することにある。
課題を解決するための手段
上記目的を達成するために、本発明のメモリでは、入力
シフトレジスタとｎビットのデータ書き換えレジスタを
内蔵させ、データ書き換えレジスタを用いｎビット中の
任意の１ビツトからｎビットを同時あるいは順次書き換
えることを可能とする。
シフトレジスタとｎビットのデータ書き換えレジスタを
内蔵させ、データ書き換えレジスタを用いｎビット中の
任意の１ビツトからｎビットを同時あるいは順次書き換
えることを可能とする。
作用
画像信号処理内容に応じて、高速に任意のｎビットのデ
ータ書き換えが可能である。
ータ書き換えが可能である。
実施例
以下、本発明の実施例を第１図および第２図により説明
する。
する。
第１図において、１はデータ入力端子、２は入力シフト
レジスタ、３はデータ書換えレジスタ、４はアドレス設
定回路、５はダイナミックメモリセル（以下メモリセル
という）、６はタイミング発生回路、７は出力シフトレ
ジスタ、８はデータ出力端子、９はモード設定回路、１
０は入力レジスタへのデータ線Ｓ、１１はデータ書換え
レジスタへのデータ線Ｃである。
レジスタ、３はデータ書換えレジスタ、４はアドレス設
定回路、５はダイナミックメモリセル（以下メモリセル
という）、６はタイミング発生回路、７は出力シフトレ
ジスタ、８はデータ出力端子、９はモード設定回路、１
０は入力レジスタへのデータ線Ｓ、１１はデータ書換え
レジスタへのデータ線Ｃである。
本実施例では、画像入力信号はＮビット（Ｎは整数）の
量子化データとする。データ入力端子１およびデータ出
力端子８は、各々Ｎ個あるものとする。メモリセルは、
例えば−列がｎ＝１６゜ｍ−６４の構成とするとｎＸｍ
＝１６Ｘ６４＝１０２４ビツトであり、１行を３２０ビ
ツト構成にするとＮＸ１０２４Ｘ３２０ビツトの容量を
持つとする。すなわちＮビットに量子化された１０２４
Ｘ３２０画素分の画像データを記憶可能である。本発明
は、３，９．１０および１１を従来構成に追加したもの
である。
量子化データとする。データ入力端子１およびデータ出
力端子８は、各々Ｎ個あるものとする。メモリセルは、
例えば−列がｎ＝１６゜ｍ−６４の構成とするとｎＸｍ
＝１６Ｘ６４＝１０２４ビツトであり、１行を３２０ビ
ツト構成にするとＮＸ１０２４Ｘ３２０ビツトの容量を
持つとする。すなわちＮビットに量子化された１０２４
Ｘ３２０画素分の画像データを記憶可能である。本発明
は、３，９．１０および１１を従来構成に追加したもの
である。
つぎに、本実施例の動作を説明する。まず、従来例で示
した高速シリアルアクセスモード動作について説明する
。モード設定回路９により、メモリセルのリセット後、
データ入力端子１より入力された画像データが、データ
線Ｓを経由して人力レジスタ２に順次ｎビット蓄わえら
れる。この場合、データ線Ｃは接続されず動作しない。
した高速シリアルアクセスモード動作について説明する
。モード設定回路９により、メモリセルのリセット後、
データ入力端子１より入力された画像データが、データ
線Ｓを経由して人力レジスタ２に順次ｎビット蓄わえら
れる。この場合、データ線Ｃは接続されず動作しない。
同様に、データ書換えレジスタ３も動作しない。入力レ
ジスタ２に蓄わえられたｎビットのデータは、アドレス
設定回路４で決められた列および行位置にｎビット単位
で、タイミング発生回路６の制御信号によりメモリセル
５に書き込まれる。読み出しも同様にｎビット単位で出
力レジスタ７に転送された後、データ出力端子８より出
力される。次に、データ書き換えモードについて説明す
る。モード設定回路９によりメモリセル５によりデータ
！ｌｌｌ５および入力シフトレジスタ２の動作を停止さ
せ、データ線およびデータ書き換えレジスタを動作状態
とする。書き換えたい任意のメモリセルが含まれるｎビ
ット単位のデータをアドレス設定回路４とタイミング発
生回路によりメモリセルからデータ書換えレジスタに転
送する。データ書き換え方法を第２図により説明する。
ジスタ２に蓄わえられたｎビットのデータは、アドレス
設定回路４で決められた列および行位置にｎビット単位
で、タイミング発生回路６の制御信号によりメモリセル
５に書き込まれる。読み出しも同様にｎビット単位で出
力レジスタ７に転送された後、データ出力端子８より出
力される。次に、データ書き換えモードについて説明す
る。モード設定回路９によりメモリセル５によりデータ
！ｌｌｌ５および入力シフトレジスタ２の動作を停止さ
せ、データ線およびデータ書き換えレジスタを動作状態
とする。書き換えたい任意のメモリセルが含まれるｎビ
ット単位のデータをアドレス設定回路４とタイミング発
生回路によりメモリセルからデータ書換えレジスタに転
送する。データ書き換え方法を第２図により説明する。
転送されたｎビットのデータ中の任意のセルをアドレス
設定回路により選択し書換え可能状態とした後、データ
入力端子１からのデータがデータ線Ｃを経由して選択さ
れたセルのみデータを書換える。この場合、書換えデー
タが同一であれば同時に選択された複数セルの書換えが
可能である。書換えレジスタ３の書換え後、元のメモリ
セル位置に転送する。すなわち、ｎビット中の任意のひ
とつのセルからｎビットを高速に書換えられる。
設定回路により選択し書換え可能状態とした後、データ
入力端子１からのデータがデータ線Ｃを経由して選択さ
れたセルのみデータを書換える。この場合、書換えデー
タが同一であれば同時に選択された複数セルの書換えが
可能である。書換えレジスタ３の書換え後、元のメモリ
セル位置に転送する。すなわち、ｎビット中の任意のひ
とつのセルからｎビットを高速に書換えられる。
以上、モード設定回路９を固定した場合の動作を説明し
たが、この回路を任意に切換えることにより多様な拡張
機能となる。
たが、この回路を任意に切換えることにより多様な拡張
機能となる。
発明の効果
本発明によれば、画像データの高速な害き込みと読み出
しおよび高速なデータの書換えに対応できる画像メモリ
を構成でき応用機器の高速、多機能化が図れる。
しおよび高速なデータの書換えに対応できる画像メモリ
を構成でき応用機器の高速、多機能化が図れる。
第１図は本発明による画像メモリの一実施例を示す回路
構成図、第２図はデータ書換えレジスタの回路構成図、
第３図は従来の入力および出力レジスタを内蔵した画像
メモリの回路構成図である。 １・・・・・・データ入力端子、２・・・・・・入力シ
フトレジスタ、３・・・・・・データ書換えレジスタ、
４・・・・・・アドレス設定回路、５・・・・・・ダイ
ナミックメモリセル、６・・・・・・タイミング発生回
路、７・・・・・・出力シフトレジスタ、８・・・・・
・データ出力端子、９・・・・・・モード設定回路、１
０・・・・・・データ線Ｓ、１１・・・・・・データ線
代理人の氏名 弁理士 粟野重孝 はが１名１０−ｍ−
乎 −９Ｔａ５ Ｔｊ −・ す − ９Ｈ１（：
構成図、第２図はデータ書換えレジスタの回路構成図、
第３図は従来の入力および出力レジスタを内蔵した画像
メモリの回路構成図である。 １・・・・・・データ入力端子、２・・・・・・入力シ
フトレジスタ、３・・・・・・データ書換えレジスタ、
４・・・・・・アドレス設定回路、５・・・・・・ダイ
ナミックメモリセル、６・・・・・・タイミング発生回
路、７・・・・・・出力シフトレジスタ、８・・・・・
・データ出力端子、９・・・・・・モード設定回路、１
０・・・・・・データ線Ｓ、１１・・・・・・データ線
代理人の氏名 弁理士 粟野重孝 はが１名１０−ｍ−
乎 −９Ｔａ５ Ｔｊ −・ す − ９Ｈ１（：
Claims (1)
- データのアクセスに必要な入力レジスタと、メモリセル
と、出力レジスタと、データ書換えレジスタと、モード
設定回路から成る画像メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304900A JPH02152090A (ja) | 1988-12-01 | 1988-12-01 | 画像メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304900A JPH02152090A (ja) | 1988-12-01 | 1988-12-01 | 画像メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02152090A true JPH02152090A (ja) | 1990-06-12 |
Family
ID=17938642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304900A Pending JPH02152090A (ja) | 1988-12-01 | 1988-12-01 | 画像メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02152090A (ja) |
-
1988
- 1988-12-01 JP JP63304900A patent/JPH02152090A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62152050A (ja) | 半導体メモリ | |
| JPH07111822B2 (ja) | 半導体記憶装置 | |
| JPS61267148A (ja) | 記憶回路 | |
| JPH08263982A (ja) | 半導体記憶装置 | |
| JPS5926031B2 (ja) | 記憶素子 | |
| JPH07121430A (ja) | デジタル映像信号処理用メモリシステム | |
| JP2931412B2 (ja) | 連続ページランダムアクセスメモリと、連続ページランダムアクセスメモリを使用するシステムおよび方法 | |
| JPH02152090A (ja) | 画像メモリ | |
| JPH05314763A (ja) | 半導体記憶装置 | |
| JPH0268671A (ja) | 画像メモリ | |
| JPS61289596A (ja) | 半導体記憶装置 | |
| KR0166853B1 (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| KR950009076B1 (ko) | 듀얼포트 메모리와 그 제어방법 | |
| KR900015548A (ko) | 텔레비젼 영상의 화소 데이타 기억용 기억장치 | |
| JP2891999B2 (ja) | 画像メモリ装置 | |
| JPS6346581A (ja) | 半導体記憶装置 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS61149989A (ja) | 半導体記憶装置 | |
| JPH01112592A (ja) | 半導体記憶装置 | |
| JPS6182588A (ja) | 半導体記憶装置 | |
| JP3185278B2 (ja) | 直交メモリ | |
| JPH04315890A (ja) | 半導体記憶装置 | |
| JPS62165247A (ja) | 情報処理システム | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPH0746494B2 (ja) | 半導体記憶装置 |