JPH01184785A - ダイナミック型ランダムアクセスメモリ装置 - Google Patents
ダイナミック型ランダムアクセスメモリ装置Info
- Publication number
- JPH01184785A JPH01184785A JP63007917A JP791788A JPH01184785A JP H01184785 A JPH01184785 A JP H01184785A JP 63007917 A JP63007917 A JP 63007917A JP 791788 A JP791788 A JP 791788A JP H01184785 A JPH01184785 A JP H01184785A
- Authority
- JP
- Japan
- Prior art keywords
- row
- selecting
- column
- memory cell
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009125 cardiac resynchronization therapy Methods 0.000 abstract description 11
- 230000006870 function Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ダイナミック型ランダムアクセスメモリに係
り、とくに、ビデオ用として好適なダイナミック型ラン
ダムアクセスメモリに関する。
り、とくに、ビデオ用として好適なダイナミック型ラン
ダムアクセスメモリに関する。
従来、ビデオ用として比較的多く使用されているダイナ
ミック型のランダムアクセスメモリ（以下、ｒＲＡＭＪ
という）は、シリアルボートに出力するためのデータを
備えたシフトレジスタを行方向に１個有し、全メモリセ
ル中で、行アドレスにて示される１行がシフトレジスタ
に転送され、外部からのクロック入力によりシリアルポ
ートから出力されていた。
ミック型のランダムアクセスメモリ（以下、ｒＲＡＭＪ
という）は、シリアルボートに出力するためのデータを
備えたシフトレジスタを行方向に１個有し、全メモリセ
ル中で、行アドレスにて示される１行がシフトレジスタ
に転送され、外部からのクロック入力によりシリアルポ
ートから出力されていた。
第３図ないし第４図に、かかる従来例のダイナミック型
ＲＡＭを用いてそれぞれ縦向き又は横向きのＣＲＴを使
用した表示システムと文字の向きを示す。
ＲＡＭを用いてそれぞれ縦向き又は横向きのＣＲＴを使
用した表示システムと文字の向きを示す。
この内、第３図の従来例のものは、樅向きキャラクタジ
ェネレータ８０を従来のビデオ用ダイナミックＲＡＭ８
１に転送し、そのシリアル出力により縦向きＣＲＴ８２
に縦向きに表示される場合を示す。また第４図のものは
、横向きキャラクタジェネレータ９０を従来のビデオ用
ダイナミックＲＡＭ９１に転送し、そのシリアル出力に
より横向きＣＲＴ９２に横向きに表示される場合を示す
。
ェネレータ８０を従来のビデオ用ダイナミックＲＡＭ８
１に転送し、そのシリアル出力により縦向きＣＲＴ８２
に縦向きに表示される場合を示す。また第４図のものは
、横向きキャラクタジェネレータ９０を従来のビデオ用
ダイナミックＲＡＭ９１に転送し、そのシリアル出力に
より横向きＣＲＴ９２に横向きに表示される場合を示す
。
［発明が解決しようとする課題〕
上述した如く、従来例においてはシフトレジスタを行方
向の１個しか持っていないので、シリアルポートから出
力されたシリアルデータがＣＲＴ画面に表示される時に
は、ＣＲＴの走査方向をＲＡＭの行方向と平行に設定し
なければならないという煩しさがある。さらに、このＣ
ＲＴ画面を縦向き及び横向きに使用するシステムにおい
ては、キャラクタジェネレータの内容をビデオＲＡＭに
転送して文字をＣＲＴに出力する時にはキャラクタジェ
ネレータ内の文字の向きをＲＡＭの行方向と平行にした
ものと、行方向とは垂直にしたもの（すなわち列方向と
平行にしたもの）との両方のキャラクタジェネレータを
用意するか、あるいはキャラクタジェネレータからＲＡ
Ｍに対し回転を伴う転送を行う必要があり、いずれの方
法もハードウェアを増大させるという欠点があった。
向の１個しか持っていないので、シリアルポートから出
力されたシリアルデータがＣＲＴ画面に表示される時に
は、ＣＲＴの走査方向をＲＡＭの行方向と平行に設定し
なければならないという煩しさがある。さらに、このＣ
ＲＴ画面を縦向き及び横向きに使用するシステムにおい
ては、キャラクタジェネレータの内容をビデオＲＡＭに
転送して文字をＣＲＴに出力する時にはキャラクタジェ
ネレータ内の文字の向きをＲＡＭの行方向と平行にした
ものと、行方向とは垂直にしたもの（すなわち列方向と
平行にしたもの）との両方のキャラクタジェネレータを
用意するか、あるいはキャラクタジェネレータからＲＡ
Ｍに対し回転を伴う転送を行う必要があり、いずれの方
法もハードウェアを増大させるという欠点があった。
本発明の目的は、かかる従来例の有する不都合を改善し
、とくに向きの異った複数のキャラクタジェネレータを
使用することなく一方の向きのキャラクタジェネレータ
を有するのみで縦向き又は横向きの複数のＣＲＴを使用
することを可能としたダイナミック型ランダムアクセス
メモリを提供することにある。
、とくに向きの異った複数のキャラクタジェネレータを
使用することなく一方の向きのキャラクタジェネレータ
を有するのみで縦向き又は横向きの複数のＣＲＴを使用
することを可能としたダイナミック型ランダムアクセス
メモリを提供することにある。
本発明では、メモリセルアレイと、このメモリセルアレ
イの内の特定領域を選択するアドレス回路と、前記メモ
リセルアレイの行及び列の二方向に装備されたシフトレ
ジスタとを備えている。この各シフトレジスタのいづれ
か一つを必要に応じて選択使用する選択回路とを有する
、という構成を採っている。これによって前述した目的
を達成しようとするものである。
イの内の特定領域を選択するアドレス回路と、前記メモ
リセルアレイの行及び列の二方向に装備されたシフトレ
ジスタとを備えている。この各シフトレジスタのいづれ
か一つを必要に応じて選択使用する選択回路とを有する
、という構成を採っている。これによって前述した目的
を達成しようとするものである。
以下、本発明の一実施例を第１図ないし第２図に基づい
て説明する。
て説明する。
第１図の実施例は、メモリセルアレイ１と、このメモリ
セルアレイｌの内の特定領域を選択する行および列アド
レス回路２．３と、メモリセルアレイ１の行及び列の二
方向に装備された行及び列シフトレジスタ５．６とを備
えている。この各シフトレジスタ５．６の内のいづれか
一つを必要に応じて選択使用する選択回路７が設けられ
ている。
セルアレイｌの内の特定領域を選択する行および列アド
レス回路２．３と、メモリセルアレイ１の行及び列の二
方向に装備された行及び列シフトレジスタ５．６とを備
えている。この各シフトレジスタ５．６の内のいづれか
一つを必要に応じて選択使用する選択回路７が設けられ
ている。
この選択回路７は、メモリセルアレイ１の全領域中、行
アドレス２によって示される１行が行シフトレジスタ５
ヘデータ転送されるか、列アドレス３によって示される
１列が列シフトレジスタ６へ転送されるかを選択信号７
Ａにより選択する機能を有している。一方、この選択回
路７に入力される選択信号７Ａは、行シフトレジスタ５
と列シフトレジスタ６のいづれの出力をシリアルポート
８に出力するかを選択指令する。
アドレス２によって示される１行が行シフトレジスタ５
ヘデータ転送されるか、列アドレス３によって示される
１列が列シフトレジスタ６へ転送されるかを選択信号７
Ａにより選択する機能を有している。一方、この選択回
路７に入力される選択信号７Ａは、行シフトレジスタ５
と列シフトレジスタ６のいづれの出力をシリアルポート
８に出力するかを選択指令する。
第２図は、上記第１図の実施例に係るダイナミック型ラ
ム１０を使用して縦向き及び横向きのＣＲＴ２０．３０
を使用したシステムと文字の向きを示す。すなわち、縦
向きキャラクタジェネレータ１１を本発明のビデオ用ダ
イナミックＲＡＭｌ０に転送し、前述したように選択信
号７Ａによって行シフトレジスタ５を選択して縦向きＣ
ＲＴ２０に対するシリアルデータを出力させたり、列シ
フトレジスタ６を選択して横向きＣＲＴ３０に対するシ
リアルデータを出力させたりすることを選択し得るよう
になっている。これに加えて、縦向き／横向きに各々適
したＲＡＭチップが選択使用されている。この第２図に
おいて、矢印Ｓは、ＣＲＴＩｏ。
ム１０を使用して縦向き及び横向きのＣＲＴ２０．３０
を使用したシステムと文字の向きを示す。すなわち、縦
向きキャラクタジェネレータ１１を本発明のビデオ用ダ
イナミックＲＡＭｌ０に転送し、前述したように選択信
号７Ａによって行シフトレジスタ５を選択して縦向きＣ
ＲＴ２０に対するシリアルデータを出力させたり、列シ
フトレジスタ６を選択して横向きＣＲＴ３０に対するシ
リアルデータを出力させたりすることを選択し得るよう
になっている。これに加えて、縦向き／横向きに各々適
したＲＡＭチップが選択使用されている。この第２図に
おいて、矢印Ｓは、ＣＲＴＩｏ。
２０の走査方向を示す。 ゛
〔発明の効果〕
以上のように、本発明によると、ダイナミック型ＲＡＭ
が行２列２個のシフトレジスタを有し、これらのいずれ
かを選択すること、及びＲＡＭチップ選択の為の簡単な
外部回路を付加することにより樅向きあるいは横向きい
ずれか一方のキャラクタジェネレータを有するだけで縦
向き及び横向きのＣＲＴを任意に選択使用することがで
き、ビデオ用として好適な優れたダイナミック型ランダ
ムアクセスメモリ装置を提供するこ、とができる。
が行２列２個のシフトレジスタを有し、これらのいずれ
かを選択すること、及びＲＡＭチップ選択の為の簡単な
外部回路を付加することにより樅向きあるいは横向きい
ずれか一方のキャラクタジェネレータを有するだけで縦
向き及び横向きのＣＲＴを任意に選択使用することがで
き、ビデオ用として好適な優れたダイナミック型ランダ
ムアクセスメモリ装置を提供するこ、とができる。
第１図は本発明の一実施例を示す回路ブロック図、第２
図は第１図の実施例に係るダイナミック型ＲＡＭの使用
例を示すブロック図、第３図ないし第４図は各々従来例
における使用例を示すブロック図である。 １・・・メモリセルアレイ、２．３・・・アドレス回路
、５．６・・・シフトレジスタ、７・・・選択回路。 特許出願人 日本電気株式会社 代理人 弁理士 高 橋 勇 第７図 ＼
図は第１図の実施例に係るダイナミック型ＲＡＭの使用
例を示すブロック図、第３図ないし第４図は各々従来例
における使用例を示すブロック図である。 １・・・メモリセルアレイ、２．３・・・アドレス回路
、５．６・・・シフトレジスタ、７・・・選択回路。 特許出願人 日本電気株式会社 代理人 弁理士 高 橋 勇 第７図 ＼
Claims (1)
- （１）、メモリセルアレイと、このメモリセルアレイの
内の特定領域を選択するアドレス回路と、前記メモリセ
ルアレイの行及び列の二方向に装備されたシフトレジス
タとを備え、 この各シフトレジスタのいづれか一つを必要に応じて選
択使用する選択回路を有することを特徴としたダイナミ
ック型ランダムアクセスメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007917A JPH01184785A (ja) | 1988-01-18 | 1988-01-18 | ダイナミック型ランダムアクセスメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007917A JPH01184785A (ja) | 1988-01-18 | 1988-01-18 | ダイナミック型ランダムアクセスメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184785A true JPH01184785A (ja) | 1989-07-24 |
Family
ID=11678884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63007917A Pending JPH01184785A (ja) | 1988-01-18 | 1988-01-18 | ダイナミック型ランダムアクセスメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184785A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6557008B1 (en) | 1999-12-07 | 2003-04-29 | International Business Machines Corporation | Method for managing a heterogeneous IT computer complex |
-
1988
- 1988-01-18 JP JP63007917A patent/JPH01184785A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6557008B1 (en) | 1999-12-07 | 2003-04-29 | International Business Machines Corporation | Method for managing a heterogeneous IT computer complex |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4747081A (en) | Video display system using memory with parallel and serial access employing serial shift registers selected by column address | |
| US5809557A (en) | Memory array comprised of multiple FIFO devices | |
| JPH03184085A (ja) | ビデオディスプレイシステム | |
| JPS6072020A (ja) | デュアルポ−トメモリ回路 | |
| WO1995012164A3 (en) | Frame buffer system designed for windowing operations | |
| KR950704744A (ko) | 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer) | |
| EP0166739B1 (en) | Semiconductor memory device for serial scan applications | |
| JPS5823373A (ja) | 画像メモリ装置 | |
| JPH06223099A (ja) | 削減されたメモリ空間を持つ信号処理システム | |
| JP2931412B2 (ja) | 連続ページランダムアクセスメモリと、連続ページランダムアクセスメモリを使用するシステムおよび方法 | |
| JPH01184785A (ja) | ダイナミック型ランダムアクセスメモリ装置 | |
| KR100297716B1 (ko) | 높은멀티비트자유도의반도체메모리장치 | |
| JPH06167958A (ja) | 記憶装置 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JPS6121540A (ja) | メモリ装置 | |
| JPS6154529A (ja) | 縦横変換回路 | |
| JPS6037595A (ja) | テキスト・グラフィック表示方式 | |
| JPS62151987A (ja) | 画像処理用マルチ・ポ−ト・メモリ | |
| JPS6050584A (ja) | メモリ装置 | |
| JPH05113768A (ja) | フレームメモリ回路 | |
| JPH0340044A (ja) | 画像メモリシステム | |
| JPH06295335A (ja) | 画像データ記憶装置 | |
| JPS6275592A (ja) | 倍角文字表示装置 | |
| JPH02232891A (ja) | 半導体記憶装置 | |
| JPS61256377A (ja) | 画像表示メモリ装置 |