JPH02299044A - 書替可能不揮発性メモリの制御方法 - Google Patents
書替可能不揮発性メモリの制御方法Info
- Publication number
- JPH02299044A JPH02299044A JP1119459A JP11945989A JPH02299044A JP H02299044 A JPH02299044 A JP H02299044A JP 1119459 A JP1119459 A JP 1119459A JP 11945989 A JP11945989 A JP 11945989A JP H02299044 A JPH02299044 A JP H02299044A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- earom
- nvram
- writing
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電気的に書替可能なプルグラマブルＲＯＭ（以
下ＥＡＲＯＭという）及びＲＡＭを有する書替可能不揮
発性半導体メモリ（ＮｏｎＶｏｌａｔｉｌｅＲＡＭ・以
下ＮＶＲＡＭという）のＲＡＭ及びＥＡＲＯＭの書き込
みを制御するようにした制御方法に関するものである。
下ＥＡＲＯＭという）及びＲＡＭを有する書替可能不揮
発性半導体メモリ（ＮｏｎＶｏｌａｔｉｌｅＲＡＭ・以
下ＮＶＲＡＭという）のＲＡＭ及びＥＡＲＯＭの書き込
みを制御するようにした制御方法に関するものである。
従来、ＮＶＲＡＭのＥＡＲＯＭからＲＡＭへの書き込み
及びＲＡＭからＥＡＲＯＭへの書き込みは、マイコンの
制御のもとで行われ、ＲＡＭからＥＡＲＯＭへの書き込
みは、情報更新時または所定時間ごとに実行するのが一
般的であった。
及びＲＡＭからＥＡＲＯＭへの書き込みは、マイコンの
制御のもとで行われ、ＲＡＭからＥＡＲＯＭへの書き込
みは、情報更新時または所定時間ごとに実行するのが一
般的であった。
しかし、ＥＡＲＯＭの書き込み可能な回数はＲＡＭ等の
通常のメモリに比較する仁非常に少なく（通常１０３〜
１０’程度）、マイコンによる頻繁なＲＡＭからＥＡＲ
ＯＭへの書き込みは、ＥＡＲＯＭの寿命の観点から望ま
しい制御方法とはいえなかった。
通常のメモリに比較する仁非常に少なく（通常１０３〜
１０’程度）、マイコンによる頻繁なＲＡＭからＥＡＲ
ＯＭへの書き込みは、ＥＡＲＯＭの寿命の観点から望ま
しい制御方法とはいえなかった。
本発明の目的は、上記した従来技術の欠点をなくし、マ
イコンを使用せずにＮＶＲＡＭのＥＡＲＯＭからＲＡＭ
及びＲＡＭからＥＡＲＯＭへの書き込みを電源投入時及
び電源遮断時に自動的に実行する制御方法を提供するこ
とである。
イコンを使用せずにＮＶＲＡＭのＥＡＲＯＭからＲＡＭ
及びＲＡＭからＥＡＲＯＭへの書き込みを電源投入時及
び電源遮断時に自動的に実行する制御方法を提供するこ
とである。
本発明は、ＮＶＲＡＭ（７）ＲＡＭからＥＡＲＯＭ及び
ＥＡＲＯＭからＲＡＭへの書き込みを電源電圧準備完了
信号と電源電圧遮断指令信号を利用して自動的に行うよ
うにしたものである。
ＥＡＲＯＭからＲＡＭへの書き込みを電源電圧準備完了
信号と電源電圧遮断指令信号を利用して自動的に行うよ
うにしたものである。
第１図に本発明の一実施例のブロック図を示し。
第２図にＮＶＲＡＭ２のＥＡＲＯＭ２１からＲＡＭ２２
及びＲＡＭ２２からＥＡＲＯＭ２１への書き込み時のタ
イミングチャートを示す。
及びＲＡＭ２２からＥＡＲＯＭ２１への書き込み時のタ
イミングチャートを示す。
ＮＶＲＡＭ２は１通電時すなわちＮＶＲＡＭ２使用機器
の動作時にはＲＡＭ２２のみが使用され、ＲＡＭ２２へ
のデータの書き込み及びＲＡＭ２２がらのデータの読み
出しは、マイコン１によりデコーダ３を介して制御され
る。
の動作時にはＲＡＭ２２のみが使用され、ＲＡＭ２２へ
のデータの書き込み及びＲＡＭ２２がらのデータの読み
出しは、マイコン１によりデコーダ３を介して制御され
る。
電源立ち上げ時、電源電圧準備完了信号（第２図（７）
ＰＷＲＲＤＹ）がＮＶＲＡＭ２のＲＥＣＡＬＬ信号端に
加えられることにより、ＥＡＲＯＭ２１からデータが読
み出されてＲＡＭ２２への書き込みが実行される（第２
図でＲＥＣＡＬＬと示す時間）。
ＰＷＲＲＤＹ）がＮＶＲＡＭ２のＲＥＣＡＬＬ信号端に
加えられることにより、ＥＡＲＯＭ２１からデータが読
み出されてＲＡＭ２２への書き込みが実行される（第２
図でＲＥＣＡＬＬと示す時間）。
電源立ち下げ時、電源遮断指令信号（第２図のＰＷＲＯ
Ｆ Ｆ）がＮＶＲＡＭ２の５ＴＯＲＥ信号端に加えられ
ることにより、ＲＡＭ２２からＥＡＲＯＭ２１への書き
込みが実行される（第２図で５ＴＯＲＥと示す時間）。
Ｆ Ｆ）がＮＶＲＡＭ２の５ＴＯＲＥ信号端に加えられ
ることにより、ＲＡＭ２２からＥＡＲＯＭ２１への書き
込みが実行される（第２図で５ＴＯＲＥと示す時間）。
コノ結果、Ｎ Ｖ ＲＡ Ｍ ２ ノＥ Ａ ＲＯＭ
２１ ヘ（７）書替が使用機器の通電回数すなわち動作
回数と同じくなって少なくなるのでＮＶＲＡＭ２の寿命
が短くなるという恐れは無くなる。
２１ ヘ（７）書替が使用機器の通電回数すなわち動作
回数と同じくなって少なくなるのでＮＶＲＡＭ２の寿命
が短くなるという恐れは無くなる。
しかし、上記した制御方法によると以下に示すような問
題があることが分かった。すなわち前記電源遮断指令信
号ＰＷＲＯＦＦの発生タイミングでＲＡＭ２２からＥＡ
ＲＯＭ２１への書き込みが実行されるが、この書き込み
実行時にマイコン１によりＲＡＭ２２へのデータの書き
込みが行われると。
題があることが分かった。すなわち前記電源遮断指令信
号ＰＷＲＯＦＦの発生タイミングでＲＡＭ２２からＥＡ
ＲＯＭ２１への書き込みが実行されるが、この書き込み
実行時にマイコン１によりＲＡＭ２２へのデータの書き
込みが行われると。
ＥＡＲＯＭ２１に不定のデータが書き込まれることがあ
る。
る。
第３図はかかる点を改善したものである。前記電源遮断
指令信号はＯＲゲート４を介してホールド要求信号ＨＯ
ＬＤ ＲＥＱに変換されてマイコン１のＨＯＬＤ端に
入力されると共にインバータ６を介してＮＡＮＤゲート
５に入力される。ＮＡＮＤゲート５の他方の入力端には
マイコン１から出力されるホールド許可信号ＨＯＬＤ
ＡＣＫが入力され、またＮＡＮＤゲート５の出力はＮ
ＶＲＡＭ２の５ＴＯＲＥ端子に入力される。
指令信号はＯＲゲート４を介してホールド要求信号ＨＯ
ＬＤ ＲＥＱに変換されてマイコン１のＨＯＬＤ端に
入力されると共にインバータ６を介してＮＡＮＤゲート
５に入力される。ＮＡＮＤゲート５の他方の入力端には
マイコン１から出力されるホールド許可信号ＨＯＬＤ
ＡＣＫが入力され、またＮＡＮＤゲート５の出力はＮ
ＶＲＡＭ２の５ＴＯＲＥ端子に入力される。
従って、第４図のタイムチャートに示す如く、前記電源
遮断指令信号が発生すると、まずホールド要求信号がマ
イコン１に入力されマイコン１がホールド状態となった
後に、ＮＶＲＡＭ２の５ＴＯＲＥ端子に信号が入力され
るので、ＲＡＭ２２のデータがＥＡＲＯＭ２１に確実に
書き込まれるようになる。
遮断指令信号が発生すると、まずホールド要求信号がマ
イコン１に入力されマイコン１がホールド状態となった
後に、ＮＶＲＡＭ２の５ＴＯＲＥ端子に信号が入力され
るので、ＲＡＭ２２のデータがＥＡＲＯＭ２１に確実に
書き込まれるようになる。
以上のように本発明によると、電源立ち上げ時４：ＮＶ
ＲＡＭのＥＡＲＯＭからＲＡＭへの書き込み及び電源立
ち下げ時にＲＡ’ＭからＥ Ａ ＲＯＭへの書き込みが
自動的に実行されるため、マイコンによる制御が不要と
なると共に、ＮＶＲＡＭのＥＡＲＯＭの書替が機器の通
電回数と同じくなるりＮＶＲＡＭの長寿命化が図れる。
ＲＡＭのＥＡＲＯＭからＲＡＭへの書き込み及び電源立
ち下げ時にＲＡ’ＭからＥ Ａ ＲＯＭへの書き込みが
自動的に実行されるため、マイコンによる制御が不要と
なると共に、ＮＶＲＡＭのＥＡＲＯＭの書替が機器の通
電回数と同じくなるりＮＶＲＡＭの長寿命化が図れる。
また電源立ち下げ時のＲＡＭからＥＡＲＯＭへの書き込
み時にマイコンが強制的にホールド状態にされるので、
ＥＡＲＯＭへ書き込まれるデータが化ける恐れを完全に
無くすことができる等の効果を奏し得る。
み時にマイコンが強制的にホールド状態にされるので、
ＥＡＲＯＭへ書き込まれるデータが化ける恐れを完全に
無くすことができる等の効果を奏し得る。
４図面の簡単な説明
第１図は本発明制御方法が適用される構成の一実施例を
示すブロック図、第２図は第１図の動作説明用タイムチ
ャート第３図は本発明制御方法が適用される構成の他の
実施例を示すブロック図、第４図は第２図の動作説明用
タイムチャートである。
示すブロック図、第２図は第１図の動作説明用タイムチ
ャート第３図は本発明制御方法が適用される構成の他の
実施例を示すブロック図、第４図は第２図の動作説明用
タイムチャートである。
図において、１はマイコン、２はＮＶＲＡＭ。
３はデコーダ、４はＯＲゲート、５はＮＡＮＤゲート、
６はインバータ、２１はＥＡＲＯＭ、２２はＲＡＭであ
る。
６はインバータ、２１はＥＡＲＯＭ、２２はＲＡＭであ
る。
特許出願人の名称 日立工機株式会社図面の浄Ｗ（内
容に変更なし） オ）図 牙２図 十３囚 米４図 いＳ ＴＯＲど 手続補正書（方式） １ 事件の表示 平成 １年特許願第１１９４５
９号２ 発明の名称 書替可能不揮発性メモリの
制御方法３ 補正をする者 事件との関係 特 許 出 願 大佐 所
東京都千代田区大手町二丁目６番２号４ 補正命令
の日付 平成 元年 ８月２９日５ 補正の対象 図面 ６ 補正の内容 願書に最初に添付した図面の浄書（内容に変更なし）以
上
容に変更なし） オ）図 牙２図 十３囚 米４図 いＳ ＴＯＲど 手続補正書（方式） １ 事件の表示 平成 １年特許願第１１９４５
９号２ 発明の名称 書替可能不揮発性メモリの
制御方法３ 補正をする者 事件との関係 特 許 出 願 大佐 所
東京都千代田区大手町二丁目６番２号４ 補正命令
の日付 平成 元年 ８月２９日５ 補正の対象 図面 ６ 補正の内容 願書に最初に添付した図面の浄書（内容に変更なし）以
上
Claims (1)
- 【特許請求の範囲】 １、ＲＡＭと電気的に書替可能なプルグラマブルＲＯＭ
（ＥＡＲＯＭ）を有し、電源遮断時にＲＡＭの情報を前
記ＥＡＲＯＭに書き込んでおくことにより情報を記憶し
ておくことができる書替可能不揮発性半導体メモリにお
いて、 電源電圧準備完了信号により前記ＥＡＲＯＭからＲＡＭ
へ書き込み、電源遮断指令信号によりＲＡＭからＥＡＲ
ＯＭへ書き込むようにしたことを特徴とする書替可能不
揮発性メモリの制御方法。 ２、ＲＡＭと電気的に書替可能なプルグラマブルＲＯＭ
（ＥＡＲＯＭ）を有するＮＶＲＡＭを使用する機器であ
って、該機器の通常の動作時にはＮＶＲＡＭのＲＡＭの
みを使用し、マイコンにより該ＲＡＭからのデータ読み
出し及びＲＡＭへのデータ書き込みを行うようにしたも
のにおいて、前記電源遮断指令信号によりＲＡＭのデー
タをＥＡＲＯＭに書き込む前にマイコンをホールド状態
にすることを特徴とした書替可能不揮発性メモリの制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1119459A JPH02299044A (ja) | 1989-05-12 | 1989-05-12 | 書替可能不揮発性メモリの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1119459A JPH02299044A (ja) | 1989-05-12 | 1989-05-12 | 書替可能不揮発性メモリの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02299044A true JPH02299044A (ja) | 1990-12-11 |
Family
ID=14761888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1119459A Pending JPH02299044A (ja) | 1989-05-12 | 1989-05-12 | 書替可能不揮発性メモリの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02299044A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195258A (ja) * | 1992-07-08 | 1994-07-15 | Nec Corp | 半導体記憶装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157254A (ja) * | 1986-12-20 | 1988-06-30 | Fujitsu Ltd | シングルチツプ・マイクロコンピユ−タ |
| JPS63285657A (ja) * | 1987-05-19 | 1988-11-22 | Fuji Xerox Co Ltd | 記憶装置 |
-
1989
- 1989-05-12 JP JP1119459A patent/JPH02299044A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157254A (ja) * | 1986-12-20 | 1988-06-30 | Fujitsu Ltd | シングルチツプ・マイクロコンピユ−タ |
| JPS63285657A (ja) * | 1987-05-19 | 1988-11-22 | Fuji Xerox Co Ltd | 記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195258A (ja) * | 1992-07-08 | 1994-07-15 | Nec Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0713879B2 (ja) | 半導体記憶装置 | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| EP0092976A2 (en) | Memory writing control apparatus | |
| JPS63221446A (ja) | 不揮発性メモリ保護装置及び方法 | |
| JPH04269356A (ja) | エンジン制御装置における修正値保持方法 | |
| JPH02299044A (ja) | 書替可能不揮発性メモリの制御方法 | |
| JP4289026B2 (ja) | 半導体記憶装置 | |
| JPH07254292A (ja) | 不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータ | |
| JP2000276402A (ja) | フラッシュメモリ駆動方法及びフラッシュメモリ装置 | |
| JP3425838B2 (ja) | データ退避読み出し方法 | |
| JPH10240633A (ja) | メモリシステム及びメモリカード | |
| JP3133710B2 (ja) | マイクロコンピュータの評価装置 | |
| JP2513421B2 (ja) | 記憶装置 | |
| JP3281858B2 (ja) | マイクロコンピュータの評価装置 | |
| KR970029870A (ko) | 멀티저장형 메모리 | |
| JP4684575B2 (ja) | 半導体装置及びその制御方法 | |
| EP0642135A3 (en) | A nonvolatile semiconductor memory and its test method | |
| JPH0289296A (ja) | 不揮発性メモリ回路 | |
| JPS63117396A (ja) | 不揮発性半導体記憶装置 | |
| JPH1173784A (ja) | 半導体記憶装置及び該装置のデータ読出し方法 | |
| JPH06342399A (ja) | フラッシュメモリ書き込み方式 | |
| JPH11242889A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
| JPS6354642A (ja) | メモリ−制御回路 | |
| JPH0140433B2 (ja) | ||
| JPS63106960A (ja) | 磁気デイスク制御装置 |