JPS63285657A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPS63285657A
JPS63285657A JP62121693A JP12169387A JPS63285657A JP S63285657 A JPS63285657 A JP S63285657A JP 62121693 A JP62121693 A JP 62121693A JP 12169387 A JP12169387 A JP 12169387A JP S63285657 A JPS63285657 A JP S63285657A
Authority
JP
Japan
Prior art keywords
volatile memory
memory
data
power supply
data stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62121693A
Other languages
English (en)
Inventor
Hiroo Maruhashi
丸橋 裕生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP62121693A priority Critical patent/JPS63285657A/ja
Publication of JPS63285657A publication Critical patent/JPS63285657A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、不揮発性メモリを備えた記憶装置に関するも
のである。
〔従来の技術〕
レーザプリンタやLEDプリンタ等では、動作中におけ
る各種状態を示すデータ等を電源遮断後も記憶し、電源
の再投入時に再利用するためにEEPROMなどの不揮
発性メモリを備えている。
〔発明が解決しようとする問題点〕
ところで、不揮発性メモリはその害き々ッみ回数が例え
ば10万回以下であれば、最新に記憶されたデータを1
0年間程度保持し青るという性能が保証されている。と
ころが、10万回以上の書き込み動作が行なわれるシス
テムに適用した場合には、不揮発性メモリ自体の記憶保
持性能が劣化し、記憶データを確実に保持し得なくなる
という問題があった。また、不揮発性メモリは揮発性メ
モリに比べて書込み時間が長くかかるため、データの読
み書きが頻繁に行なわれるシステムにおいては処理効率
が著しく低下してしまうという問題があった。
本発明の目的は、不揮発性メモリの長り白化とデータ処
理効率の向上を図ることができる記・填装置を提供する
ことにある。
〔問題点を解決するための手段〕
本光明では、不揮発性メモリの他に揮発性メモリを設け
ると共に、動作用電源が投入されたか遮断されたかを検
出する電源監視手段を設け、かつ不揮発性メモリおよび
揮発性メモリの制御手段には電源監視手段の検出出力に
琺づいて動作用電源の投入時は不揮発性メモリの記・n
データを揮光性メモリに転送した後、該揮発性メモリと
の間でデータの読み占きを行うぼ能と、動作用電源の遮
断時は揮発性メモリの記憶データを不揮発性メモリに転
送して記憶させる糎能とを設けることにより、不揮発性
メモリの読み古き回数を減少させ、その結果として不揮
発性メモリの長寿命化とデータ処理効率の向上を図るも
のである。
〔作用〕 電源投入によって不揮発性メモリの記憶データは揮発性
メモリに転送される。制御手段は、電源投入後のデータ
処理を揮発性メモリとの間で実行する。その後、電源が
遮断されると、制御手段は揮発性メモリの記憶データを
不揮発性メモリに転送して記憶さゼる。これにより、動
作中におけるデータは不揮発性メモリによって保持され
る。
〔実施例〕
第1図は本発明の一実施例を示すブロック図であり、コ
ントローラ1のパスライン2には揮光性メモリ3と不揮
発性メモリ4とが接続され、これらのメモリ3.4に対
してコントローラ1からデータの読み田きが可能なよう
に構成されている。
一方、コントローラ1には、動作用電源が投入されたか
遮断されたかを検出する電源監視回路5の検出出力が入
力されている。
この構成において、動作用電源(図示せず)が投入され
ると、このことを示す検出信号が監視回路5からコント
ローラ1に入力される。そこで、コントロ〜う1は不揮
発性メモリ4に記憶されているデータを読み出した後、
揮発性メモリ3に転送して記憶させる。そして、所要の
データ処理命令が入力されたならば、この揮発性メモリ
3との間でデータの読み書きを実行する。
その後、動作用電源が遮断されると、電8I監視回路5
がこのことを示す検出信号をコントローラ1に入力する
ため、コントローラ1は揮発性メモリ3の記憶データを
不揮発性メモリ4に転送して記憶させる。
この場合、揮発性メモリ3には電源遮断後は不必要とな
るデータも記憶されているが、このデータを除いたもの
だけが不揮発性メモリ4にに転送される。
第2図は第1図の具体的な構成を示したブロック図であ
り、例えばレーザプリンタの表示器をコントロールする
サブコントローラの記憶装置に適用したものである。同
図において、10はレーザプリンタ全体の動作を制御す
るメインコントローラであり、11は表示器(図示せず
)の表示を制御するサブコントローラである。さらに、
12は動作状態における各種データを記憶するランダム
アクセスメモリ(RAM>、13はこのRAM12に対
するアドレスデータをラッチするラッチ回路、14は不
揮発性メモリ、15は動作用交流電源、16は電1監視
回路である。
以上の構成において、電源15が投入されると、交流電
圧が電源監視回路16に入力される。電源監視回路16
では交流電圧が入力されると、それがダイオードDによ
って整流されてトランジスタQのベースに印加される。
このため、トランジスタQが導通し、そのコレクタ電圧
が“L″レベルなる。このコレクタ電圧はメインコント
ローラ11の割込み入力INTに入力される。
メインコントローラ11は、電源15が投入されたこと
を示す“L”レベルの?J込み信号が入力されると、サ
ブコントローラ11内の不揮発性メモリ14の記憶デー
タを読出す。具体的には、記憶データをシリアルに読出
すために、シリアル転送用のクロック信号と転送方向制
御信号とをクロック端子S CLKおよび出力ボートP
Oからサブコントローラ11に入力し、3ステートゲー
ト18を介して不揮発性メモリ14の記憶データを読出
すだめの命令を転送する。これによって、不揮発性メモ
リ14の記憶データの読出しが開始されるので、メイン
コントローラ11は3ステートゲート17を能動状態に
切替え、読出しデータをシリアル入出力ボートSIOを
介してメインコントローラ10内に読込む。
メインコントローラ10は所定ビットのデータが読込ま
れたならば、アドレスバスAO〜A10にその占込みア
ドレスデータを送出する。この占込みアドレスデータの
うち下位のデータ(AO〜A7)はアドレスラッチイネ
ーブル信号ALEによってラッチ回路13にラッチされ
る。RAM12に対するデータの書込み(または読出し
)のアドレスはこのラッチ回路13にラッチされたアド
レスデータと上位のアドレスデータ(A8〜A10)に
よって指定される。
メインコントローラ11は内込みアドレスの指定が終了
すると、下位のアドレスバス(AO〜A7)に対して書
込みデータを出力し、この内込みデータをRAM12の
入出力ボート10・0〜I0・7に入力する。
このような処理が繰返されることにより、不揮発性メモ
リ14の記憶データがRAM12に転送されて記憶され
る。
なお、RAM12はアドレスバスの最上位のデータ(A
15)を“L′にすることによって読み古き可能な状態
になる。
次に、電源15が遮断されると、監視回路16がH”レ
ベルの割込み信号を入力する状態になるので、メインコ
ントローラ11はこの割込み信号によって電gi15が
遮断されたことを認識する。
メインコントローラ10.サブコントローラ11゜RA
M12.ラッチ回路13等に対する動作用の電源電圧は
電源15の遮断後、数秒間だけ動作時と同じ電圧を維持
するように構成されているため、メインコントローラ1
1はこの時間を利用してRAM12の記憶データを不揮
発性メモリ14に転送する。
これによって、RAM12に記憶されていたデータは電
源遮断後は不揮発性メモリ14によって保持される。以
上の動作をフローチャートで示すと第3図のようになる
〔発明の効果〕
以上のように本発明によれば、不揮発性メモリは電源の
投入時と遮断時のみ読み書きを行うため、読み出き回数
が大幅に減少する。
この結果、不揮発性メモリの寿命を延ばすことができた
うえ、通常の動作時は揮発性メモリとの間でデータの読
み書きを行うために、データ処理効率が向上するという
効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の具体的構成を示すブロック図、第3図は同実施
例の動作を説明するフローチャートである。 1・・・コントローラ、2−・・パスライン、3・・・
揮発性メモリ、4,14・・・不揮発性メモリ、5,1
6・・・電源監視回路、11・・・メインコントローラ
、12・・・RAM113・・・ラッチ回路、15・・
・動作用交流電源。

Claims (1)

  1. 【特許請求の範囲】 不揮発性メモリと、この不揮発性メモリに対してデータ
    の書込みおよび読出しを行う制御手段とを備えた記憶装
    置において、 前記不揮発性メモリの他に揮発性メモリを設けると共に
    、動作用電源が投入されたか遮断されたかを検出する電
    源監視手段を設け、かつ前記制御手段には電源監視手段
    の検出出力に基づいて動作用電源の投入時は不揮発性メ
    モリの記憶データを揮発性メモリに転送した後、該揮発
    性メモリとの間でデータの読み書きを行う機能と、動作
    用電源の遮断時は揮発性メモリの記憶データを不揮発性
    メモリに転送して記憶させる機能とを設けたことを特徴
    とする記憶装置。
JP62121693A 1987-05-19 1987-05-19 記憶装置 Pending JPS63285657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62121693A JPS63285657A (ja) 1987-05-19 1987-05-19 記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62121693A JPS63285657A (ja) 1987-05-19 1987-05-19 記憶装置

Publications (1)

Publication Number Publication Date
JPS63285657A true JPS63285657A (ja) 1988-11-22

Family

ID=14817543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62121693A Pending JPS63285657A (ja) 1987-05-19 1987-05-19 記憶装置

Country Status (1)

Country Link
JP (1) JPS63285657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02299044A (ja) * 1989-05-12 1990-12-11 Hitachi Koki Co Ltd 書替可能不揮発性メモリの制御方法
JPH0357308A (ja) * 1989-07-26 1991-03-12 Icom Inc 周波数シンセサイザ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02299044A (ja) * 1989-05-12 1990-12-11 Hitachi Koki Co Ltd 書替可能不揮発性メモリの制御方法
JPH0357308A (ja) * 1989-07-26 1991-03-12 Icom Inc 周波数シンセサイザ

Similar Documents

Publication Publication Date Title
US6731537B2 (en) Non-volatile memory device and data storing method
US5640349A (en) Flash memory system
US6834322B2 (en) Nonvolatile semiconductor memory device having plural memory circuits selectively controlled by a master chip enable terminal or an input command and outputting a pass/fail result
JP2003122648A (ja) 半導体記憶装置
JPH0887876A (ja) Nand形フラッシュメモリicカード
US20080276050A1 (en) Erase handling method for non-volatile memory and electronic apparatus thereof
JP2001357684A (ja) 半導体記憶装置
JPH1185609A (ja) 半導体記憶装置及びそのデータ管理方法
JP2003036205A (ja) 記憶装置
KR20050023705A (ko) 탈착 가능한 저장 장치를 포함하는 시스템 및 그것의 제어방법
EP0315194A2 (en) Microcomputer capable of accessing continuous addresses for a short time
JP4701807B2 (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
JP2001344148A (ja) ブートブロックフラッシュメモリ制御回路、およびそれを備えたicメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法
JPS63285657A (ja) 記憶装置
JPH10187302A (ja) データ記憶システム及び同システムに適用する電力節約方法
JPH08221312A (ja) メモリカード装置
JP2023010603A (ja) メモリシステム、制御方法および電源制御回路
JP2000276461A (ja) マイクロコンピュータ
JPH0411897B2 (ja)
EP0784325A1 (en) Flash memory system
JPH0736631A (ja) 記憶装置
JPH06259172A (ja) バッテリ動作型の情報処理装置
JP4282410B2 (ja) フラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステム
JPH04118705A (ja) プログラマブルコントローラ
JP2007066101A (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム