JPH0411897B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の概要〕 本発明は、低コスト、小型化、および保守性の
向上を図り、かつ半導体メモリに不揮発化対策を
施すため、バツテリを用いることなく、磁気デイ
スク装置のみを付加し、書込みアドレス管理テー
ブルにより、初期説定時およびそれ以後も常に、
半導体メモリ部の内容と磁気デイスクメモリ部の
内容が同一になるように管理することによつて、
電源断時にも、記憶内容を保持させるようにした
ものである。

〔産業上の利用分野〕

本発明は、記憶装置に関し、特に不揮発性対策
を施こした半導体記憶装置に関するものである。

〔従来の技術〕

従来、半導体メモリは高速であるが、高価であ
るため、フアイルには用いられず、一般には主記
憶装置の記憶素子として用いられてきた。しか
し、近年、半導体メモリの高集積化に伴つてコス
トダウンが進められたため、比較的大容量のもの
でも低コストで装置を構成することができるよう
になつてきたこと、また、情報処理システムで
は、主記憶装置と磁気デイスク等のフアイル記憶
装置間のアクセスギヤツプを埋めるような、つま
り両者の間でアクセスタイムのあまり差のない高
速フアイル記憶装置の要求が高まつていること、
等の理由により、半導体を用いたフアイル記憶装
置が構成されるようになつてきた。

しかし、半導体メモリは、電源断時の不揮発性
を有していないため、フアイル記憶装置として用
いる場合、何等かの不揮発化対策が必要である。
このため、従来では、次に述べる(a)、(b)のような
対策を施こしている。

(a) 装置内にバツテリを内蔵し、電源断時には、
このバツテリにより記憶内容を保持する方法。

(b) 装置内にバツテリおよび磁気デイスクを内蔵
し、電源断時には、バツテリにより半導体メモ
リの記憶内容を保持しながら、磁気デイスクに
データを退避させる方法。

しかし、これらの対策方法を施した場合には、
次のような問題が生ずる。先ず、上記(a)について
は、最大フアイル容量保持時間分のバツテリを、
初期より設置しなくてはならず、きわめて不経済
であり、またバツテリを内蔵するため、装置の小
型化が図れず、さらにバツテリの経年変化による
電圧降下のため、容量の定期測定や取替えが必要
であり、大容量になればなるほど、保守が困難と
なつている。また、上記(b)については、(a)に比べ
て記憶内容の保持時間が短くてよいため、バツテ
リの容量が少なくてすむという利点はあるが、経
済性、小型化、バツテリと磁気デイスクの保守性
等の点で、上記(a)の場合と同じような問題があ
る。従つて、さらに、有利な不揮発化対策が望ま
れている。

〔発明の目的〕

本発明の目的は、このような要望に応えるた
め、経済性、小型化および保守性の向上が図れ、
かつ電源断時には記憶内容を保持することができ
る記憶装置を提供することにある。

〔発明の構成〕

上記目的を達成するため、本発明の記憶装置
は、処理装置からのアクセスを受け付けるアクセ
ス受付制御回路と、処理装置からの書き込みアク
セスの書き込みアドレスを格納する書き込みアド
レス管理テーブルと、不揮発性メモリ素子からな
るメモリ回路と、不揮発性メモリ回路を制御する
不揮発性メモリ制御回路とを備え、アクセス受付
制御回路は、処理装置から揮発性メモリ回路に対
するアクセスがあると揮発性メモリ回路からデー
タの読み出し、書き込みを行う手段と、処理装置
からの書き込みアクセスの書き込みアドレスを書
き込みアクセスの書き込みアドレスを書き込みア
ドレス管理テーブルに格納する手段と、自アクセ
ス受付回路が前記処理装置からアクセス受付中か
あるいは非動作中であるかを不揮発性メモリ制御
回路に通知する手段と、処置装置からのデータ転
送指示コマンドにより不揮発性メモリ回路より揮
発性メモリ回路へ、あるいは揮発性メモリ回路よ
り不揮発性メモリ回路へ、データ全域転送を行う
制御手段を有し、また、 不揮発性メモリ制御回路は、書き込みアドレス管
理テーブルにアクセスする手段と、書き込みアド
レス管理テーブルに書き込みアドレスがあると、
アクセス受付制御回路の自アクセス受付制御回路
が処理装置からアクセス受付中かあるいは非動作
中であるかを通知する手段よりアクセス受付制御
回路が非動作中であることを検出すると、アクセ
ス受付制御回路にデータ転送指示を送出し、揮発
性メモリ回路から前記書き込みアドレスに対応す
るアドレスからデータを読み出し不揮発性メモリ
回路に書き込む手段を有することに特徴がある。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説
明する。

第１図は、本発明の一実施例を示す記憶装置の
ブロツク構成図である。

図において、１は処理装置、２は半導体フアイ
ル記憶装置、２１はアクセス受付制御回路、２２
は半導体メモリ部、２３は書込みアドレス管理テ
ーブル、２４は磁気デイスク制御回路、２５は磁
気デイスクメモリ部である。信号線については、
１１がアドレスバス、１２がデータバス、１３が
制御信号線、１４はコマンド指示信号線、３１装
置内アドレスバス、３２は装置内データバス、３
３は装置内制御信号線、３４は制御回路間制御信
号線、３５はアドレス読取りバス、３６は磁気デ
イスクアドレスバス、３７は磁気デイスク制御信
号線である。

第１図に示すように、本実施例では、バツテリ
を用いることなく、磁気デイスク装置のみを付加
し、書込みアドレス管理テーブル２３により、初
期設定時およびそれ以後も常に、半導体メモリ部
の内容と磁気デイスクメモリ部の内容が同一にな
るように管理することによつて、電源断時にも、
記憶内容を保持させる。

第１図の処理装置１は、制御信号線１３を介し
て読取りあるいは書込み指示信号を送出すると同
時に、アドレスバス１１を介しては半導体メモリ
部２２における読取り／書込みの場所を示すアド
レスを送出する。アクセス受付制御回路２１は、
処理装置１からのアクセス要求を受付けると、制
御信号線１３が読取り指示の場合には、装置内制
御信号線３３により半導体メモリ部２２読取り指
示を送り、さらに装置内アドレスバス３１により
アドレスを送る。これにより、半導体メモリ部２
２は当該アドレスのデータを読出して、装置内デ
ータバス３２を介してアクセス受付制御回路２１
に送り、アクセス受付制御回路２１は受取つたデ
ータをデータバス１２を介して処理装置１に送
る。以上の動作によつて、処理装置１は、半導体
フアイル記憶装置２よりデータを読取ることがで
きる。

また、処理装置１からの制御信号１３が書込み
指示の場合には、アクセス受付制御回路２１は、
データバス１２を介して受取つたデータを、装置
内データバス３２により半導体メモリ部２２に送
るとともに、装置内制御信号３３を介して書込み
指示を、装置内アドレスバス３１を介してアドレ
スをそれぞれ送る。これにより、半導体メモリ部
２２は、当該アドレスに書込みデータを書込むこ
とができる。以上が、処理装置１から半導体フア
イル記憶装置２にアクセスした場合の動作概要で
ある。

次に、半導体フアイル記憶装置２は、上記の動
作の他に、以下に述べるような半導体メモリ部２
２から磁気デイスクメモリ部２５への自律的なデ
ータ転送動作を行う。

先ず、アクセス受付制御回路２１は、処理装置
１から書込みアクセスがあつた場合、半導体メモ
リ部２２へアドレスを送ると同時に、アドレス管
理テーブル２３へ書込みアドレスを登録する。こ
のアドレス管理テーブル２３へは、磁気デイスク
制御回路２４が自律的にアクセスを行つており、
書込みアドレスが登録されると、アドレス読取り
バス３５を介してそのアドレスを読出す。磁気デ
イスク制御回路２４は、次に、半導体メモリ部２
２から磁気デイスクメモリ部２５へ当該アドレス
のデータ退避動作を行うが、この時に、処理装置
１からのアクセスとの競合を避けるため、制御装
置間制御信号線３４により、アクセス受付制御回
路２１が処理装置１からアクセスされているか、
あるいは処理装置１からアクセスされておらず、
非動作中であるかを、磁気デイスク制御回路２４
が識別する。アクセス中の場合には、アクセスが
終了するまで磁気デイスク制御回路２４は期待す
るが、非動作中である場合には、磁気デイスク制
御回路２４はアクセス受付制御回路２１へデータ
転送指示を送る。これにより、半導体メモリ部２
２よりデータを読出し、装置内データバス３８を
介して磁気デイスクメモリ部２５送るとともに、
磁気デイスクアドレスバス３６を介してアドレス
を、磁気デイスク制御信号線３７を介して書込み
指示を磁気デイスクメモリ部２５にそれぞれ送
り、半導体メモリ部２２のデータを退避させる。
これらの動作により、半導体フアイル記憶装置２
は、処理装置１からの書込みにより、書替えが行
われたデータを常時、磁気デイスクメモリ部２５
に退避させることができる。

また、半導体フアイル記憶装置２は、初期設定
時に、半導体メモリ部２２、磁気デイスクメモリ
部２５の記憶内容を同一にするため、電源投入時
には、磁気デイスクメモリ部２５から半導体メモ
リ部２２への自律的なデータ全域の転送を行う。

このようなデータ全域の転送は、処理装置１か
らコマンドを送出することによつても行わせるこ
とが可能である。処理装置１からコマンドを送る
場合には、コマンド指示信号線１４によりコマン
ド指示信号であることを通知し、アドレスバス１
１でデータ全域転送コマンドを送る。

半導体フアイル記憶装置２は、コマンドの内容
により、半導体メモリ部２２から磁気デイスクメ
モリ部２５へ、あるいは磁気デイスクメモリ部２
５から半導体メモリ部２２へのデータ全域の転送
を行う。

このようにして、本実施例においては、(イ)処理
装置１からのアクセスによる書込み／読出し動
作、(ロ)半導体メモリ部２２書込まれたデータの磁
気デイスクメモリ部２５へのデータ退避動作、お
よび(ハ)初期設定時の半導体メモリ部２２から磁気
デイスクメモリ部２５へ、あるいは磁気デイスク
メモリ部２５から半導体メモリ部２２へのデータ
全域の転送動作、によつて半導体メモリ部２２と
磁気デイスクメモリ部２５の記憶内容を常に同一
に保つことができ、このため電源断後も電源断直
前にあつたフアイル記憶内容を保持することがで
きる。

〔発明の効果〕

以上説明したように、本発明によれば、半導体
フアイル記憶装置内に磁気デイスクを内蔵して半
導体メモリの内容をここに退避させることによ
り、電源断時の不揮発性を実現したので、従来の
方法に比べて、バツテリ等の内蔵型の２次電源が
不要となり、また磁気デイスクとして近年容量の
増大化が進んでいる小型磁気デイスクを用いるこ
とにより、従来の半導体を用いた高速フアイル記
憶装置に比べて、経済化、小型化、および保守的
の向上が図れるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体記憶装
置の内部構成図である。 １：処理装置、２：半導体フアイル記憶装置、
１１：アドレスバス、１２：データバス、１３：
制御信号線、１４：コマンド指示信号線、２１：
アクセス受付制御回路、２２：半導体メモリ部、
２３：アドレス管理テーブル、２４：磁気デイス
ク制御回路、２５：磁気デイスクメモリ部、３
１：装置内アドレスバス、３２：装置内データバ
ス、３３：装置内制御信号線、３４：制御回路間
制御信号線、３５：アドレス読取りバス、３６：
磁気デイスクアドレスバス、３７：磁気デイスク
制御信号線、３８：装置内データバス。

Claims (1)

【特許請求の範囲】
1. １ 処理装置に接続され、かつ揮発性メモリ素子
   からなるメモリ回路を備えた記憶装置において、
   前記記憶装置には、処理装置からのアクセスを受
   け付けるアクセス受付制御回路と、処理装置から
   の書き込みアクセスの書き込みアドレスを格納す
   る書き込みアドレス管理テーブルと、不揮発性メ
   モリ素子からなるメモリ回路と、該不揮発性メモ
   リ回路を制御する不揮発性メモリ制御回路とを備
   え、前記アクセス受付制御回路は、前記処理装置
   から前記揮発性メモリ回路に対するアクセスがあ
   ると前記揮発性メモリ回路からデータの読み出
   し、書き込みを行う手段と、処理装置からの前記
   書き込みアクセスの書き込みアドレスを前記書き
   込みアドレス管理テーブルに格納する手段と、自
   アクセス受付回路が前記処理装置からアクセス受
   付中かあるいは非動作中であるかを前記不揮発性
   メモリ制御回路に通知する手段と、前記処理装置
   からのデータ転送指示コマンドにより前記不揮発
   性メモリ回路より前記揮発性メモリ回路へ、ある
   いは前記揮発性メモリ回路より前記不揮発性メモ
   リ回路へ、データ全域転送を行う制御手段を有
   し、また、前記不揮発性メモリ制御回路は、前記
   書き込みアドレス管理テーブルにアクセスする手
   段と、前記書き込みアドレス管理テーブルに書き
   込みアドレスがあると、前記アクセス受付制御回
   路の前記自アクセス受付制御回路が処理装置から
   アクセス受付中かあるいは非動作中であるかを通
   知する手段より前記アクセス受付制御回路が非動
   作中であることを検出すると、前記アクセス受付
   制御回路にデータ転送指示を送出し、前記揮発性
   メモリ回路から前記書き込みアドレスに対応する
   アドレスからデータを読み出し不揮発性メモリ回
   路に書き込む手段を有することを特徴とする記憶
   装置。