JPH02272747A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JPH02272747A JPH02272747A JP9442789A JP9442789A JPH02272747A JP H02272747 A JPH02272747 A JP H02272747A JP 9442789 A JP9442789 A JP 9442789A JP 9442789 A JP9442789 A JP 9442789A JP H02272747 A JPH02272747 A JP H02272747A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tungsten
- aspect ratio
- substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052721 tungsten Inorganic materials 0.000 abstract description 19
- 239000010937 tungsten Substances 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000000428 dust Substances 0.000 abstract description 5
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- -1 11...Sin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、配線の形成方法に関し、更に詳しくは微細な
コンタクトホールに導電材料を埋め込む方法に係るもの
である。
コンタクトホールに導電材料を埋め込む方法に係るもの
である。
[発明の概要]
本発明は、配線の形成方法において、
アスペクト比の異なる複数のコンタクトホールを有する
基板に対し光を斜めに照射し、アスペクト比の小さなコ
ンタクトホール底部に絶縁膜を形成し、次いでアスペク
ト比の大きなコンタクトホール内に導電材料を選択的に
埋め込むことにより、アスペクト比の大きいコンタクト
ホールにのみ導電材料を埋め込むことを可能にし、アス
ペクト比の小さい部分、例えばスクライブライン等に導
電材料膜が生じるのを防止するようにしたものである。
基板に対し光を斜めに照射し、アスペクト比の小さなコ
ンタクトホール底部に絶縁膜を形成し、次いでアスペク
ト比の大きなコンタクトホール内に導電材料を選択的に
埋め込むことにより、アスペクト比の大きいコンタクト
ホールにのみ導電材料を埋め込むことを可能にし、アス
ペクト比の小さい部分、例えばスクライブライン等に導
電材料膜が生じるのを防止するようにしたものである。
[従来の技術]
次世代LSIの微細なコンタクトホールを導電材料で埋
め込む技術の一つに選択CVD法を用いる方法が知られ
ている。斯る選択CVD法の中でも、選択タングステン
CVD法は、近年特に注目されている。
め込む技術の一つに選択CVD法を用いる方法が知られ
ている。斯る選択CVD法の中でも、選択タングステン
CVD法は、近年特に注目されている。
従来、この選択タングステンCVD法を用いた配線の形
成方法としては、例えば1月刊Sem1conduct
or World 1988.12Jに記載されたよう
な技術が知られている。
成方法としては、例えば1月刊Sem1conduct
or World 1988.12Jに記載されたよう
な技術が知られている。
そして、このような選択タングステンCVD法を用いて
、第3図に示すようなウェハI上の5iO7絶縁膜2の
コンタクトホールにタングステンを成長させた場合、第
4図及び第5図に示すようなコンタクト配線3が形成さ
れる。
、第3図に示すようなウェハI上の5iO7絶縁膜2の
コンタクトホールにタングステンを成長させた場合、第
4図及び第5図に示すようなコンタクト配線3が形成さ
れる。
[発明が解決しようとする課題]
しかしながら、このような従来例にあっては、ウェハ1
におけるスクライブラインaやウェハ周縁部すさらには
マスクの合わせマーク周へにタングステン薄膜3aが付
着するという問題点がある。
におけるスクライブラインaやウェハ周縁部すさらには
マスクの合わせマーク周へにタングステン薄膜3aが付
着するという問題点がある。
一般に、CVD法で成長されたタングステン膜は、その
ストレスが〜l X 10 ”dyne/ am″(t
enside)と大きく、アスペクト比の小さい(例え
ば開口面積の広いスクライブライン、マスクの合わせマ
ーク、ウェハ周縁部等)に付着したタングステン薄膜が
剥がれ易く、このように剥がれたタングステン薄膜が、
半導体装置製造過程においてダストとなり、装置の性能
を著しく阻害する問題があった。
ストレスが〜l X 10 ”dyne/ am″(t
enside)と大きく、アスペクト比の小さい(例え
ば開口面積の広いスクライブライン、マスクの合わせマ
ーク、ウェハ周縁部等)に付着したタングステン薄膜が
剥がれ易く、このように剥がれたタングステン薄膜が、
半導体装置製造過程においてダストとなり、装置の性能
を著しく阻害する問題があった。
特に、ウェハ周縁部においては、レジストのぬれが悪い
ため、コンタクトホールのエツチング時にウェハ(下地
基板)が露出し易く、ここにタングステン薄膜が付着し
易いものであった。
ため、コンタクトホールのエツチング時にウェハ(下地
基板)が露出し易く、ここにタングステン薄膜が付着し
易いものであった。
本発明は、このような従来の問題点に着目して創案され
たものであって、アスペクト比の小さい部分(広い開口
面積部)へタングステン膜が付着するのを防止してダス
ト発生のない配線の形成方法を得んとするものである。
たものであって、アスペクト比の小さい部分(広い開口
面積部)へタングステン膜が付着するのを防止してダス
ト発生のない配線の形成方法を得んとするものである。
[課遁を解決するための手段]
そこで、本発明は、アスペクト比の異なる複数のコンタ
クトホールを有する基板に対し光を斜めに照射し、アス
ペクト比の小さなコンタクトホール底部に絶縁膜を形成
し、次いでアスペクト比の大きなコンタクトホール内に
導電材料を選択的に埋め込むことを、その解決手段とし
ている。
クトホールを有する基板に対し光を斜めに照射し、アス
ペクト比の小さなコンタクトホール底部に絶縁膜を形成
し、次いでアスペクト比の大きなコンタクトホール内に
導電材料を選択的に埋め込むことを、その解決手段とし
ている。
[作用]
基板に対して光を斜めに照射することにより、アスペク
ト比の大きなコンタクトホールの底部は光照射を受ける
ことなく、アスペクト比の小さなコンタクトホール底部
のみに光照射が行なって、該底部に絶縁膜を形成する。
ト比の大きなコンタクトホールの底部は光照射を受ける
ことなく、アスペクト比の小さなコンタクトホール底部
のみに光照射が行なって、該底部に絶縁膜を形成する。
このため、アスペクト比の小さなコンタクトホール内に
導電材料を選択的に埋め込むことが可能となる。
導電材料を選択的に埋め込むことが可能となる。
[実施例]
以下、本発明に係る配線の形成方法の詳細を図面に示す
実施例に基づいて説明する。
実施例に基づいて説明する。
本実施例においては、シリコン基板10上にCVD法に
より形成された層間膜である5iOz膜IIにレジスト
マスクを形成し、これをマスクとして反応性イオンエツ
チング()11 E)を行なって、アスペクト比の大き
いコンタクトホール(配線の形成に供される開口部)+
2Aと、アスペクト比の小さいスクライブライン(各チ
ップ間の隙間となる開口部)12Bとを形成する。
より形成された層間膜である5iOz膜IIにレジスト
マスクを形成し、これをマスクとして反応性イオンエツ
チング()11 E)を行なって、アスペクト比の大き
いコンタクトホール(配線の形成に供される開口部)+
2Aと、アスペクト比の小さいスクライブライン(各チ
ップ間の隙間となる開口部)12Bとを形成する。
次に、第1図Aに示すように、酸素(O7)雰囲気中で
シリコン基板lOの表面に、光を斜め方向から照射する
と共に、シリコン基板IOを水平面上で回転(自転)さ
せながら、スクライブライン12Hの底面に露呈するシ
リコン基板10表面のみを酸化して酸化膜13を形成す
る(第1図B)。
シリコン基板lOの表面に、光を斜め方向から照射する
と共に、シリコン基板IOを水平面上で回転(自転)さ
せながら、スクライブライン12Hの底面に露呈するシ
リコン基板10表面のみを酸化して酸化膜13を形成す
る(第1図B)。
このとき、コンタクトホール12Aの底部に露呈するシ
リコン基板!0の表面は、該コンタクトホール12Aの
アスペクト比が大きいため、光の照射を受けず酸化はさ
れない。
リコン基板!0の表面は、該コンタクトホール12Aの
アスペクト比が大きいため、光の照射を受けず酸化はさ
れない。
なお、照射する光の波長としては、5ift膜を透過し
ない短い波長が好ましい。このように、シリコン基板1
0を回転させながら光照射を行なうため、スクライブラ
イン12B底部には−様な厚さの酸化膜13が形成され
る。
ない短い波長が好ましい。このように、シリコン基板1
0を回転させながら光照射を行なうため、スクライブラ
イン12B底部には−様な厚さの酸化膜13が形成され
る。
次に、選択タングステンCVr)法を行なって、アスペ
クト比の大きいコンタクトホール12Aのみにタングス
テンを成長させ配線14を形成させる(第1図C)。こ
の場合、スクライブライン12B底部には、酸化膜13
が形成されているため、タングステンの成長は全く起こ
らない。
クト比の大きいコンタクトホール12Aのみにタングス
テンを成長させ配線14を形成させる(第1図C)。こ
の場合、スクライブライン12B底部には、酸化膜13
が形成されているため、タングステンの成長は全く起こ
らない。
なお、第2図は、本発明の他の実施例を示したものであ
り、照射する光が5iOz膜11を透過する波長である
場合の実施例である。
り、照射する光が5iOz膜11を透過する波長である
場合の実施例である。
即ち、本実施例は、シリコン基板10上に一様に多結晶
シリコンをCVD法により堆積させ、次に、エッチバッ
クを行なって、コンタクトホール12A及びスクライブ
ライン12Bの側壁に、光の透過を防止する光吸収膜1
5を形成するものである。
シリコンをCVD法により堆積させ、次に、エッチバッ
クを行なって、コンタクトホール12A及びスクライブ
ライン12Bの側壁に、光の透過を防止する光吸収膜1
5を形成するものである。
なお、他の工程は、上記実施例と同様である。
このように、コンタクトホール12A及びスクライブラ
イン12Bの側壁に光吸収膜15を形成すれば、アスペ
クト比の大きいコンタクトホール12A底部を酸化する
ことなく、スクライブライン12Hの底部のみを酸化出
来、コンタクトホール12A内のみに選択タングステン
を成長させることが可能となる。
イン12Bの側壁に光吸収膜15を形成すれば、アスペ
クト比の大きいコンタクトホール12A底部を酸化する
ことなく、スクライブライン12Hの底部のみを酸化出
来、コンタクトホール12A内のみに選択タングステン
を成長させることが可能となる。
以上、実施例について説明したが、本発明は、この他に
各種の設計変更が可能である。
各種の設計変更が可能である。
上記実施例は、シリコン基板10上にS i O*M1
1を形成した例に本発明を適用して説明したが、他の材
料でなる構造としてもよい。
1を形成した例に本発明を適用して説明したが、他の材
料でなる構造としてもよい。
また、光の入射角度は、コンタクトホールやスクライブ
ラインやその他マスクの合わせマーク等のアスペクト比
等を勘案して適宜設定されることは言うまでもない。
ラインやその他マスクの合わせマーク等のアスペクト比
等を勘案して適宜設定されることは言うまでもない。
さらに、本発明は、単層配線のみならず、多層配線に適
用出来ることは勿論である。
用出来ることは勿論である。
また、選択成長させる金属としては、タングステン以外
のものを適用してもよい。
のものを適用してもよい。
[発明の効果]
以上の説明から明らかなように、本発明に係る配線の形
成方法にあっては、アスペクト比の大きいコンタクトホ
ールのみに導電材料を埋め込むことが可能となり、また
、アスペクト比の小さい部分には全く導電材料が付着し
ないため、半導体装置製造過程においてダスト等の発生
を抑制する効果がある。
成方法にあっては、アスペクト比の大きいコンタクトホ
ールのみに導電材料を埋め込むことが可能となり、また
、アスペクト比の小さい部分には全く導電材料が付着し
ないため、半導体装置製造過程においてダスト等の発生
を抑制する効果がある。
゛また、本発明によれば、選択CVDにおいて広い開口
部及びその周辺で成長速度が低下するローディング効果
を受けないようにすることが可能となる。
部及びその周辺で成長速度が低下するローディング効果
を受けないようにすることが可能となる。
第1図A〜第1図Cは本発明に係る配線の形成方法の実
施例を示す工程図、第2図は同地の実施例を示す工程図
、第3図はウェハの平面図、第4図及び第5図は従来例
を示す断面図である。 IO・・・シリコン基板、11・・・Sin、膜、12
A・・・コンタクトホール、12B・・・スクライブラ
イン、13・・・酸化膜、14・・・配線。 第1図A 、本2突廚伊1の工程図 第1図B 第1図C イを−のりC廚 イダリ 第2図 ウェハの平面図 従永ケ] 第4図
施例を示す工程図、第2図は同地の実施例を示す工程図
、第3図はウェハの平面図、第4図及び第5図は従来例
を示す断面図である。 IO・・・シリコン基板、11・・・Sin、膜、12
A・・・コンタクトホール、12B・・・スクライブラ
イン、13・・・酸化膜、14・・・配線。 第1図A 、本2突廚伊1の工程図 第1図B 第1図C イを−のりC廚 イダリ 第2図 ウェハの平面図 従永ケ] 第4図
Claims (1)
- (1)アスペクト比の異なる複数のコンタクトホールを
有する基板に対し光を斜めに照射し、アスペクト比の小
さなコンタクトホール底部に絶縁膜を形成し、次いでア
スペクト比の大きなコンタクトホール内に導電材料を選
択的に埋め込むことを特徴とする配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9442789A JPH02272747A (ja) | 1989-04-14 | 1989-04-14 | 配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9442789A JPH02272747A (ja) | 1989-04-14 | 1989-04-14 | 配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02272747A true JPH02272747A (ja) | 1990-11-07 |
Family
ID=14109933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9442789A Pending JPH02272747A (ja) | 1989-04-14 | 1989-04-14 | 配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02272747A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5476814A (en) * | 1993-07-09 | 1995-12-19 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device utilizing selective CVD method |
-
1989
- 1989-04-14 JP JP9442789A patent/JPH02272747A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5476814A (en) * | 1993-07-09 | 1995-12-19 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device utilizing selective CVD method |
US5763321A (en) * | 1993-07-09 | 1998-06-09 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device utilizing selective CVD method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7081408B2 (en) | Method of creating a tapered via using a receding mask and resulting structure | |
JPH02272747A (ja) | 配線の形成方法 | |
JPH0618196B2 (ja) | 多層配線の製造方法 | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
WO2003100828A3 (en) | Method of depositing an oxide film by chemical vapor deposition | |
JPS6376453A (ja) | 多層配線の製造方法 | |
JP2628555B2 (ja) | 半導体装置の製造方法 | |
JPH03173125A (ja) | 半導体装置の製造方法 | |
JPH04165624A (ja) | 絶縁膜上のめっき配線方法 | |
JPS62243324A (ja) | 半導体集積回路の製造方法 | |
JPH02220435A (ja) | ドライエッチング装置 | |
JPH01184848A (ja) | 多層配線の製造方法 | |
JPS59213131A (ja) | X線露光用マスクの製造方法 | |
JPH01266746A (ja) | 半導体装置 | |
JPS60193336A (ja) | コンタクト電極の形成方法 | |
JPS61117829A (ja) | コンタクト電極の形成方法 | |
JP3016287B2 (ja) | 配線の形成方法 | |
JPS6410096B2 (ja) | ||
JPH0653212A (ja) | 半導体装置の製造方法 | |
JPS62250655A (ja) | 半導体装置およびその製造方法 | |
JPS5575241A (en) | Method of fabricating semiconductor device | |
JPS627112A (ja) | 半導体単結晶層の製造方法 | |
JPH04346230A (ja) | 集積回路の製造方法 | |
JP2514250B2 (ja) | 半導体装置の製造方法 | |
JPH047836A (ja) | 半導体装置及びその製造方法 |