JPH022620A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH022620A JPH022620A JP14688688A JP14688688A JPH022620A JP H022620 A JPH022620 A JP H022620A JP 14688688 A JP14688688 A JP 14688688A JP 14688688 A JP14688688 A JP 14688688A JP H022620 A JPH022620 A JP H022620A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- substrate
- wiring
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims abstract description 16
- 238000000576 coating method Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 abstract description 22
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 18
- 150000004767 nitrides Chemical class 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法に係り、特に多層配線
における層間絶縁膜の平坦化法に関するものである。
における層間絶縁膜の平坦化法に関するものである。
（従来の技術）
半導体デバイスの多層配線平坦化技術として、最近、例
えば月刊セミコンダクタ・ワールド（Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ Ｗｏｒｌｄ） １９８７−３ Ｐ ３６〜
４１に開示されるように様々な手法が試みられているが
、各々には一長一短があり、より高度な平坦化技術はこ
れらの平坦化技術を複合することにより実現される可能
性も強い。ここでは、エッチバンク法を用いた層間絶縁
膜の平坦化技術に注目し、第３図を参照して従来技術を
説明すると、第３図（ａｌは、半導体基板１に絶縁Ｍ２
を被着させ、その上に第１層メタル配線３の形成を完了
したところである。
えば月刊セミコンダクタ・ワールド（Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ Ｗｏｒｌｄ） １９８７−３ Ｐ ３６〜
４１に開示されるように様々な手法が試みられているが
、各々には一長一短があり、より高度な平坦化技術はこ
れらの平坦化技術を複合することにより実現される可能
性も強い。ここでは、エッチバンク法を用いた層間絶縁
膜の平坦化技術に注目し、第３図を参照して従来技術を
説明すると、第３図（ａｌは、半導体基板１に絶縁Ｍ２
を被着させ、その上に第１層メタル配線３の形成を完了
したところである。
次に、その第１Ｎメタル配綿３上を含む絶縁膜２上の全
面に、ＣＶ Ｄ−３ｉｎ！膜のような絶縁膜４を第３図
（ｂｌに示すように充分厚く （例えば配線０．５ハ厚
に対し約ｉ ｐｔａ厚に）被着させる。次にその上に、
第３図（ｅ）に示すように、フォトレジストやＳＯＧ材
のような平坦性犠牲膜５を回転塗布し、表面を平坦とす
る。その後、平坦性犠牲Ｍ５と絶縁膜４でほぼ等しいエ
ツチング速度となるような条件でそれらを、絶縁ｒｆｇ
４４の途中までエッチバックし、第３図！ｄｌに示すよ
うに表面が平坦な絶縁膜４ （層間絶縁膜）を得る。以
降の工程は詳細な説明は省略するが、通常はスルーホー
ルを開口し、第２層メタル配線を形成し、パッシベーシ
ョン膜を被着した後、パッド部を開口し、完成すること
になる。
面に、ＣＶ Ｄ−３ｉｎ！膜のような絶縁膜４を第３図
（ｂｌに示すように充分厚く （例えば配線０．５ハ厚
に対し約ｉ ｐｔａ厚に）被着させる。次にその上に、
第３図（ｅ）に示すように、フォトレジストやＳＯＧ材
のような平坦性犠牲膜５を回転塗布し、表面を平坦とす
る。その後、平坦性犠牲Ｍ５と絶縁膜４でほぼ等しいエ
ツチング速度となるような条件でそれらを、絶縁ｒｆｇ
４４の途中までエッチバックし、第３図！ｄｌに示すよ
うに表面が平坦な絶縁膜４ （層間絶縁膜）を得る。以
降の工程は詳細な説明は省略するが、通常はスルーホー
ルを開口し、第２層メタル配線を形成し、パッシベーシ
ョン膜を被着した後、パッド部を開口し、完成すること
になる。
この方法は、平坦性犠牲膜５の表面形状がその下の絶縁
膜４（層間絶縁膜）に転写される形になるため、平坦性
犠牲膜５に、回転塗布によるフォトレジストのような比
較的厚い（１〜２．ｒ＋ｉ）Ｍを用いて平坦な表面を得
ることにより、層間絶縁膜の平坦化効果は極めて大きい
技術である。
膜４（層間絶縁膜）に転写される形になるため、平坦性
犠牲膜５に、回転塗布によるフォトレジストのような比
較的厚い（１〜２．ｒ＋ｉ）Ｍを用いて平坦な表面を得
ることにより、層間絶縁膜の平坦化効果は極めて大きい
技術である。
（発明が解決しようとする課題）
しかるに、上記方法では以下のような問題点があった。
それを第４図を参照して説明すると、第４図はフォトレ
ジストなどからなる平坦性犠牲膜５を塗布形成後、エッ
チバンク前の状態を示しており、第３図（ｃ）に対応し
ている。この状態から絶縁膜４の途中まで、すなわちラ
インａの深さまでエッチバックし、残りの絶縁Ｍ４を層
間絶縁膜とするわけであるが、１つの膜内の途中でエツ
チング終点とすることは極めて難しい制御である。従来
は、絶縁膜４の初期生成膜厚とエッチバンク時間から終
点を決定しているが、正確ではなく、残膜量（層間絶縁
膜の厚さ）がばらついた。このバラツキは眉間絶縁膜容
量のバラツキとなり、デバイス特性、特にスイッチング
特性に大きな影響を与えた。
ジストなどからなる平坦性犠牲膜５を塗布形成後、エッ
チバンク前の状態を示しており、第３図（ｃ）に対応し
ている。この状態から絶縁膜４の途中まで、すなわちラ
インａの深さまでエッチバックし、残りの絶縁Ｍ４を層
間絶縁膜とするわけであるが、１つの膜内の途中でエツ
チング終点とすることは極めて難しい制御である。従来
は、絶縁膜４の初期生成膜厚とエッチバンク時間から終
点を決定しているが、正確ではなく、残膜量（層間絶縁
膜の厚さ）がばらついた。このバラツキは眉間絶縁膜容
量のバラツキとなり、デバイス特性、特にスイッチング
特性に大きな影響を与えた。
この発明は上記の点に鑑みなされたもので、多層配線に
おける層間絶縁膜の膜厚を安定して一定に制御し得る半
導体装置の製造方法を提供することを目的とする。
おける層間絶縁膜の膜厚を安定して一定に制御し得る半
導体装置の製造方法を提供することを目的とする。
（課題を解決するための手段）
この発明では、半導体基板上に配線金属層と第１絶縁膜
、さらにはこの第１絶縁膜とエツチング選択比が大きい
薄い第２絶縁膜を順次被着した後、これら３層を配線パ
ターン状にパターニングし、その後、第１絶縁膜と同一
材質の第３絶縁膜を基板上に被着して該基板上の全面を
第３絶縁膜で覆った後、この第３絶縁膜上に平坦性犠牲
膜を被着して表面を平坦にし、その後、平坦性犠牲膜と
第３絶縁膜とでエツチングレートが等しくなるような条
件で、これらを第２絶縁膜の表面が露出するまでエッチ
バックし、さらに露出した薄い第２絶縁膜を除去するも
のである。
、さらにはこの第１絶縁膜とエツチング選択比が大きい
薄い第２絶縁膜を順次被着した後、これら３層を配線パ
ターン状にパターニングし、その後、第１絶縁膜と同一
材質の第３絶縁膜を基板上に被着して該基板上の全面を
第３絶縁膜で覆った後、この第３絶縁膜上に平坦性犠牲
膜を被着して表面を平坦にし、その後、平坦性犠牲膜と
第３絶縁膜とでエツチングレートが等しくなるような条
件で、これらを第２絶縁膜の表面が露出するまでエッチ
バックし、さらに露出した薄い第２絶縁膜を除去するも
のである。
また、第２のこの発明では、第２絶縁膜、第１絶縁ｊ模
および配線金属層の３層のパターニング後第３絶縁膜の
被着の前に、基板上に塗布膜を形成し、該塗布膜で前記
３層のパターンの側壁を斜面とするものである。
および配線金属層の３層のパターニング後第３絶縁膜の
被着の前に、基板上に塗布膜を形成し、該塗布膜で前記
３層のパターンの側壁を斜面とするものである。
（作 用）
上記方法において、第２絶縁膜が露出するまで平坦性犠
牲膜と第３絶縁改をエッチバンクすると、第３絶縁膜は
、第２絶縁膜、さらにはこの薄い第２絶縁膜を除去した
後の第１絶縁ｌＩ５！露出表面と平坦となるように残り
、その残存第３絶縁膜と第１絶縁膜とにより平坦な層間
絶縁膜が得られる。この時、エッチバックに伴い第２絶
縁膜が露出すると、エツチング装置の排ガスや雰囲気（
プラズマ）が変化する。したがって、エツチング装置の
排ガスや雰囲気をモニターすることにより、第２絶縁膜
が露出した時点、すなわちエツチング終点が正確に検出
される。また、この時、多少オーバーエッチがあったと
しても、第２絶縁膜は第３絶縁膜とエツチングの還択比
が大きく、殆どエツチングされない。そして、このエッ
チバック後、第２絶縁膜を別手段で除去することにより
、その下の第１絶縁膜と、その周囲に残存した第３絶縁
膜とにより前述のように平坦な層間絶縁膜（第２絶縁膜
除去跡の凹みは、該第２絶縁膜が０．１層程度と薄いた
め無視できる）が形成されるが、第１絶縁膜と第３絶縁
膜は同一材質であるから、ここでは全て同−材質例えば
ＳｉＯ□で層間絶縁膜が形成されるようになる。
牲膜と第３絶縁改をエッチバンクすると、第３絶縁膜は
、第２絶縁膜、さらにはこの薄い第２絶縁膜を除去した
後の第１絶縁ｌＩ５！露出表面と平坦となるように残り
、その残存第３絶縁膜と第１絶縁膜とにより平坦な層間
絶縁膜が得られる。この時、エッチバックに伴い第２絶
縁膜が露出すると、エツチング装置の排ガスや雰囲気（
プラズマ）が変化する。したがって、エツチング装置の
排ガスや雰囲気をモニターすることにより、第２絶縁膜
が露出した時点、すなわちエツチング終点が正確に検出
される。また、この時、多少オーバーエッチがあったと
しても、第２絶縁膜は第３絶縁膜とエツチングの還択比
が大きく、殆どエツチングされない。そして、このエッ
チバック後、第２絶縁膜を別手段で除去することにより
、その下の第１絶縁膜と、その周囲に残存した第３絶縁
膜とにより前述のように平坦な層間絶縁膜（第２絶縁膜
除去跡の凹みは、該第２絶縁膜が０．１層程度と薄いた
め無視できる）が形成されるが、第１絶縁膜と第３絶縁
膜は同一材質であるから、ここでは全て同−材質例えば
ＳｉＯ□で層間絶縁膜が形成されるようになる。
ところで、第５図に示すように、金属配線パターン１１
を形成した半導体基板１２上にＣＶＤ法で５ｉｆｔ膜や
窒化膜の絶縁膜１３を形成した時に、金属配線パターン
１１相互の間隔が狭くてアスペクト比（膜厚／間隔）が
大きい（くｌ）状態にあると、ＣＶＤ絶縁膜のカバレン
ジ不足による空洞１４が生じクラックなどの不良原因に
なる。これに対して、第２のこの発明のように、第２絶
縁膜と第１絶縁膜さらには配線金属層の３層のパターニ
ング後、第３絶縁膜の被着の前に、基板上に塗布膜を形
成して、該塗布膜で前記３ＷＩのパターンの側壁を斜面
としておけば、該パターンのアスペクト比が大きくても
、第３絶縁ＩＰＪに、カバレンジ不足による空洞は生じ
ない。
を形成した半導体基板１２上にＣＶＤ法で５ｉｆｔ膜や
窒化膜の絶縁膜１３を形成した時に、金属配線パターン
１１相互の間隔が狭くてアスペクト比（膜厚／間隔）が
大きい（くｌ）状態にあると、ＣＶＤ絶縁膜のカバレン
ジ不足による空洞１４が生じクラックなどの不良原因に
なる。これに対して、第２のこの発明のように、第２絶
縁膜と第１絶縁膜さらには配線金属層の３層のパターニ
ング後、第３絶縁膜の被着の前に、基板上に塗布膜を形
成して、該塗布膜で前記３ＷＩのパターンの側壁を斜面
としておけば、該パターンのアスペクト比が大きくても
、第３絶縁ＩＰＪに、カバレンジ不足による空洞は生じ
ない。
（実施例）
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の第１の実施例を示し、まずこの第１
の実施例を説明する。
の実施例を説明する。
まず第１図（ａｌに示すように半導体基板２１上に絶寧
象ｆｆ！（ｓｐｓｃ膜８０００人／ＳｉＯ□ 膜６００
０人）２２を被着し、その上に配線金属層としてアルミ
ニウムｌｌｆｆ２３を０６５／−厚と、第１絶縁膜とし
てＣｖＤ−５ｉＯ□膜２４を１ ｔｔｍ厚、さらには第
２絶縁膜として窒化膜２５を０．１μ厚に順次被着する
。
象ｆｆ！（ｓｐｓｃ膜８０００人／ＳｉＯ□ 膜６００
０人）２２を被着し、その上に配線金属層としてアルミ
ニウムｌｌｆｆ２３を０６５／−厚と、第１絶縁膜とし
てＣｖＤ−５ｉＯ□膜２４を１ ｔｔｍ厚、さらには第
２絶縁膜として窒化膜２５を０．１μ厚に順次被着する
。
次に、コノ窒化膜２５とＣＶ Ｄ ５ｉｆｔ膜２４さ
らにはアルミニウム膜２３の３層構造を通常のホトリソ
エンヂング技術で第１図ｆｂｌに示すように第１層メタ
ル配線パターンにパターニングする。このパターニング
により、アルミニウム膜２３は第１層アルミ配線となる
。以後、アルミニウム膜２３は第１層アルミ配線と呼ぶ
。このパターニング時、アルミニウム膜２３上に厚いＣ
Ｖ Ｄ−３ｉＣ１ｚ膜２４が重なっていて、このＣＶ
Ｄ−５ｉＯ□膜２４により、ホトリソ工程における露光
時のアルミニウム膜２３からの反射が抑えられるので、
パターニングが安定する。
らにはアルミニウム膜２３の３層構造を通常のホトリソ
エンヂング技術で第１図ｆｂｌに示すように第１層メタ
ル配線パターンにパターニングする。このパターニング
により、アルミニウム膜２３は第１層アルミ配線となる
。以後、アルミニウム膜２３は第１層アルミ配線と呼ぶ
。このパターニング時、アルミニウム膜２３上に厚いＣ
Ｖ Ｄ−３ｉＣ１ｚ膜２４が重なっていて、このＣＶ
Ｄ−５ｉＯ□膜２４により、ホトリソ工程における露光
時のアルミニウム膜２３からの反射が抑えられるので、
パターニングが安定する。
次に、窒化膜２５とＣＶＤ ＳｉＯ＊膜２４ならびに
第１層アルミ配線２３からなる３層構造のパターンを有
する基板２１上の全面に、第３絶縁膜として第１図［０
１に示すように第２のＣＶ Ｄ −５ｉＪ膜２６を１．
９μ厚に被着し、該ＣＶ Ｄ−３ｉｎ、膜２６で基板２
１上の全面を覆う。
第１層アルミ配線２３からなる３層構造のパターンを有
する基板２１上の全面に、第３絶縁膜として第１図［０
１に示すように第２のＣＶ Ｄ −５ｉＪ膜２６を１．
９μ厚に被着し、該ＣＶ Ｄ−３ｉｎ、膜２６で基板２
１上の全面を覆う。
続イテ、そ（７）ＣＶＤ ５ｉ（ｈ膜２６上に同第１
図（ｃ）に示すように平坦性犠牲膜２７を、平坦なモニ
タ基板上で約５０００人厚となるように塗布形成し、表
面を平坦とする。ここで、平坦性犠牲膜２７としては、
回転塗布ガラス材（ＳＯＧＨ５ｐｉｎ Ｏｎ Ｇｌａｓ
ｓ材）あるいはフォトレジストが用いられる。この平坦
性犠牲膜２７は、塗布形成後、必要により熱部ｆｌ （
３５０℃〜４００℃）にてキュアされる。
図（ｃ）に示すように平坦性犠牲膜２７を、平坦なモニ
タ基板上で約５０００人厚となるように塗布形成し、表
面を平坦とする。ここで、平坦性犠牲膜２７としては、
回転塗布ガラス材（ＳＯＧＨ５ｐｉｎ Ｏｎ Ｇｌａｓ
ｓ材）あるいはフォトレジストが用いられる。この平坦
性犠牲膜２７は、塗布形成後、必要により熱部ｆｌ （
３５０℃〜４００℃）にてキュアされる。
しかる後、平坦性犠牲ｔｌ！ ２７ （！： ＣＶ Ｄ
５ｉｆｔ膜２６とでエツチングレートが等しくなる
ような条件で、これらを、窒化膜２５が露出するまで全
面エッチバンクする。すると、第１図ｆｄ＋に示すよう
に、ＣＶＤ ５ｉ（ｈ膜２６は、窒化膜２５と表面が
平坦になるように残り、その残存ＣＶ Ｄ ５ｉｆｔ
膜２６と、窒化膜２５下のＣＶ Ｄ ５ｉｆｔ膜２４
により平坦な眉間絶縁膜が得られる。この時、エッチバ
ックに伴い窒化膜２５が露出すると、エソチング装置の
排ガスや雰囲気（プラズマ）が変化する。
５ｉｆｔ膜２６とでエツチングレートが等しくなる
ような条件で、これらを、窒化膜２５が露出するまで全
面エッチバンクする。すると、第１図ｆｄ＋に示すよう
に、ＣＶＤ ５ｉ（ｈ膜２６は、窒化膜２５と表面が
平坦になるように残り、その残存ＣＶ Ｄ ５ｉｆｔ
膜２６と、窒化膜２５下のＣＶ Ｄ ５ｉｆｔ膜２４
により平坦な眉間絶縁膜が得られる。この時、エッチバ
ックに伴い窒化膜２５が露出すると、エソチング装置の
排ガスや雰囲気（プラズマ）が変化する。
したがって、エツチング装置の排ガスや雰囲気をモニタ
ーすることにより、窒化膜２５が露出した時点、すなわ
ちエツチング終点を正確に検出でき、層間絶縁膜膜厚を
安定して一定に制御できる。また、この時、多少オーバ
ーエッチがあったとしても、窒化膜２５はＣＶ Ｄ−５
ｉＯ□膜２６とエツチングの選択比が大きく、殆どエツ
チングされないから、窒化膜２５下の、第１ＩＩアルミ
配線２３上の、ＣＶ Ｄ−５ｉｎｔ膜２４からなる実効
層間絶縁Ｍ４膜厚は、常に、ＣＶ Ｄ ５ｉＯｚ膜２
４ （７）初期生成Ｍ厚より決まる一定膜厚となる。
ーすることにより、窒化膜２５が露出した時点、すなわ
ちエツチング終点を正確に検出でき、層間絶縁膜膜厚を
安定して一定に制御できる。また、この時、多少オーバ
ーエッチがあったとしても、窒化膜２５はＣＶ Ｄ−５
ｉＯ□膜２６とエツチングの選択比が大きく、殆どエツ
チングされないから、窒化膜２５下の、第１ＩＩアルミ
配線２３上の、ＣＶ Ｄ−５ｉｎｔ膜２４からなる実効
層間絶縁Ｍ４膜厚は、常に、ＣＶ Ｄ ５ｉＯｚ膜２
４ （７）初期生成Ｍ厚より決まる一定膜厚となる。
しかる後、エツチング終点検出用およびエツチングスト
ッパとして作用した窒化膜２５を第１図（ｅ）に示すよ
うに、公知の窒化膜選択除去により除去する。この窒化
膜２５の除去により眉間絶縁膜の表面に凹みが生じるが
、この窒化１１ｇ２５が０．１μと掻く薄いため凹みは
無視でき、平坦な眉間絶縁膜が得られる。
ッパとして作用した窒化膜２５を第１図（ｅ）に示すよ
うに、公知の窒化膜選択除去により除去する。この窒化
膜２５の除去により眉間絶縁膜の表面に凹みが生じるが
、この窒化１１ｇ２５が０．１μと掻く薄いため凹みは
無視でき、平坦な眉間絶縁膜が得られる。
その後は、詳細な説明は省略するが、眉間絶縁膜にスル
ーホールを開口し、第２層アルミ配線を形成し、パンシ
ベーション膜を被着した後、バッド部を開口し、完成に
至る。
ーホールを開口し、第２層アルミ配線を形成し、パンシ
ベーション膜を被着した後、バッド部を開口し、完成に
至る。
第１図（ｃ）にてＳｉＯｚＭ ２６をＣＶＤ法で形成す
る際、第１層７７１／ ミ配線２３とＣＶ Ｄ−５ｉｎ
、膜２４および窒化膜２５からなるパターン部分でのア
スペクト比（膜厚／間隔）が大きい（〈１）と、ＣＶ
Ｄ−３ｉＯ□膜２６のカバレッジ不足による空洞が第５
図の参考例から分るように発生する。この空洞の発生を
も無くしたのが第２図のこの発明の第２の実施例である
９ この第２の実施例では、窒化膜２５とＣＶＤ５ｉ（ｈ１
９２４およびアルミニウム膜２３をパターニング（第２
図（ａｌ、 （ｂｌ） した後、全面にＣＶＤ −５ｉ
Ｊ１模２６を被着する（第２図（Ｃ））前に、第２図（
ｂ）に示すように塗布膜２８の形成工程を実施する。こ
の塗布膜２８としては、−例として回転塗布ガラス材（
ＳＯＧ材）が用いられ、平坦なモニタ基板上で約１００
０人の厚さとなるような条件で基板２１上に回転塗布さ
れ、３５０℃〜４００℃の熱処理でキュアされる。そし
て、この塗布膜２８の形成により、第２図（ｂｌに示す
ように、窒化膜２５とＣＶＤ Ｓｉｎｇ膜２４さらに
は第１層アルミ配線２３からなるパターンの側壁は斜面
となる。そして、このように前記パターンの側壁を斜面
とすることにより、次に第２図（ｃ）に示すようにＣＶ
Ｄ −５ｉＯ□膜２６を形成した際に、前記パターンの
アスペクト比が大きくても、カバレンジ不足による空洞
の発生はなくなるのである。
る際、第１層７７１／ ミ配線２３とＣＶ Ｄ−５ｉｎ
、膜２４および窒化膜２５からなるパターン部分でのア
スペクト比（膜厚／間隔）が大きい（〈１）と、ＣＶ
Ｄ−３ｉＯ□膜２６のカバレッジ不足による空洞が第５
図の参考例から分るように発生する。この空洞の発生を
も無くしたのが第２図のこの発明の第２の実施例である
９ この第２の実施例では、窒化膜２５とＣＶＤ５ｉ（ｈ１
９２４およびアルミニウム膜２３をパターニング（第２
図（ａｌ、 （ｂｌ） した後、全面にＣＶＤ −５ｉ
Ｊ１模２６を被着する（第２図（Ｃ））前に、第２図（
ｂ）に示すように塗布膜２８の形成工程を実施する。こ
の塗布膜２８としては、−例として回転塗布ガラス材（
ＳＯＧ材）が用いられ、平坦なモニタ基板上で約１００
０人の厚さとなるような条件で基板２１上に回転塗布さ
れ、３５０℃〜４００℃の熱処理でキュアされる。そし
て、この塗布膜２８の形成により、第２図（ｂｌに示す
ように、窒化膜２５とＣＶＤ Ｓｉｎｇ膜２４さらに
は第１層アルミ配線２３からなるパターンの側壁は斜面
となる。そして、このように前記パターンの側壁を斜面
とすることにより、次に第２図（ｃ）に示すようにＣＶ
Ｄ −５ｉＯ□膜２６を形成した際に、前記パターンの
アスペクト比が大きくても、カバレンジ不足による空洞
の発生はなくなるのである。
第２の実施例は、上記塗布膜形成工程以外は第１図の第
１の実施例と同一である。したがって、同一方法部分に
ついては説明を省略し、第２図（ａｌ〜ｔｅ＋において
は第１図と同一部分に同一符号を付す。
１の実施例と同一である。したがって、同一方法部分に
ついては説明を省略し、第２図（ａｌ〜ｔｅ＋において
は第１図と同一部分に同一符号を付す。
（発明の効果）
以上詳細に説明したように、この発明の方法によれば、
エッチバンク法による眉間絶縁膜の平坦化技術において
エツチング終点を正確に検出し得、眉間絶縁膜膜厚を安
定して一定に制御できる。しかも、エッチバックで多少
オーバーエッチが生じたとしても、エツチングレートの
違いを利用して配線上の実効層間絶縁膜膜厚は常に一定
膜厚に制御できる。
エッチバンク法による眉間絶縁膜の平坦化技術において
エツチング終点を正確に検出し得、眉間絶縁膜膜厚を安
定して一定に制御できる。しかも、エッチバックで多少
オーバーエッチが生じたとしても、エツチングレートの
違いを利用して配線上の実効層間絶縁膜膜厚は常に一定
膜厚に制御できる。
また、エッチバンクされる第３絶縁膜を全面に被着形成
する際、配線とその上の第１絶縁膜および第２絶縁膜か
らなるパターンの側壁を塗布形成により斜面としておく
ことにより、該パターン部分でのアスペクト比が大きく
ても、第３絶縁膜のカバレンジ不足による空洞の発生を
防止できる。
する際、配線とその上の第１絶縁膜および第２絶縁膜か
らなるパターンの側壁を塗布形成により斜面としておく
ことにより、該パターン部分でのアスペクト比が大きく
ても、第３絶縁膜のカバレンジ不足による空洞の発生を
防止できる。
これらから、この発明によれば、高１１１度の高信軌性
の層間絶縁膜を形成することができ、膜厚のバラツキが
デバイス特性に悪影響を与えたり、タラワクが生じて絶
縁不良が発生するようなことがなくなる。
の層間絶縁膜を形成することができ、膜厚のバラツキが
デバイス特性に悪影響を与えたり、タラワクが生じて絶
縁不良が発生するようなことがなくなる。
さらに、この発明によれば、第１絶縁膜と第３絶縁膜に
よりすべて同一材質、例えば５ｉＯ１膜で層間絶縁膜を
形成することができ、ストレスや寄生容量の点で有利と
なる。異なる複数の材料で層間絶縁膜が形成されている
と、ストレスのアンバランスから配線メタルの欠ｍを引
き起したり、一部に存在する窒化膜がメタル配線に接し
て寄生容量が増大するなどの問題があるが、この発明に
よれば、これらの問題も解決できる。
よりすべて同一材質、例えば５ｉＯ１膜で層間絶縁膜を
形成することができ、ストレスや寄生容量の点で有利と
なる。異なる複数の材料で層間絶縁膜が形成されている
と、ストレスのアンバランスから配線メタルの欠ｍを引
き起したり、一部に存在する窒化膜がメタル配線に接し
て寄生容量が増大するなどの問題があるが、この発明に
よれば、これらの問題も解決できる。
また、この発明によれば、配線金属層を配線パターンに
バターニングする時、該配線金属層上に厚い第１絶縁膜
が重なっていて、この第１絶縁膜（さらにはその上の第
２絶縁膜）毎パターニングすることになるので、ホトリ
ソ工程における露光時の配線金属層からの反射を第１絶
８ｉ膜で抑えることができ、安定したバターニングを可
能とする。
バターニングする時、該配線金属層上に厚い第１絶縁膜
が重なっていて、この第１絶縁膜（さらにはその上の第
２絶縁膜）毎パターニングすることになるので、ホトリ
ソ工程における露光時の配線金属層からの反射を第１絶
８ｉ膜で抑えることができ、安定したバターニングを可
能とする。
これにより、高精度の配線形成を可能とする。
第１図はこの発明の半導体装置の製造方法の第１の実施
例を示す工程断面図、第２図はこの発明の第２の実施例
を示す工程断面図、第３図はエッチバック法を用いた従
来の眉間絶縁膜の平坦化法を示す工程断面図、第４図は
従来法によるエッチバック状況を説明するための断面図
、第５図は段差部でのカバレノシネ足による空洞の発生
を説明するための断面図である。 ２１・・・半導体基板、２３・・・アルミニウム膜（第
１層アルミ配線） ２４−・ｃｖＤ ５ｔ（ｈ膜、
２５・・・窒化ｎり、２６・・・ＣＶ Ｄ−５ｉＪ膜、
２７・・・平坦性犠牲膜、２８・・・塗布膜。 オ（ｔす９月の第１ｎ尖析１使°Ｊ 第１図 第１図 本発萌め茅２／）ズ方包イ列 第 図 イ達□ｔｆｉ３云によシュ１ケバツク 第４図 第 図
例を示す工程断面図、第２図はこの発明の第２の実施例
を示す工程断面図、第３図はエッチバック法を用いた従
来の眉間絶縁膜の平坦化法を示す工程断面図、第４図は
従来法によるエッチバック状況を説明するための断面図
、第５図は段差部でのカバレノシネ足による空洞の発生
を説明するための断面図である。 ２１・・・半導体基板、２３・・・アルミニウム膜（第
１層アルミ配線） ２４−・ｃｖＤ ５ｔ（ｈ膜、
２５・・・窒化ｎり、２６・・・ＣＶ Ｄ−５ｉＪ膜、
２７・・・平坦性犠牲膜、２８・・・塗布膜。 オ（ｔす９月の第１ｎ尖析１使°Ｊ 第１図 第１図 本発萌め茅２／）ズ方包イ列 第 図 イ達□ｔｆｉ３云によシュ１ケバツク 第４図 第 図
Claims (2)
- （１）（ａ）半導体基板上に配線金属層、第１絶縁膜、
この第１絶縁膜とエッチング選択比が大きい薄い第２絶
縁膜を順次被着する工程と、 （ｂ）その第２絶縁膜、第１絶縁膜および配線金属層を
配線パターン状にパターニングする工程と、（ｃ）その
パターニングが終了した基板上に、第１絶縁膜と同一材
質の第３絶縁膜を被着し、該第３絶縁膜で基板上の全面
を覆う工程と、 （ｄ）その第３絶縁膜上に平坦性犠牲膜を被着して表面
を平坦にする工程と、 （ｅ）その平坦性犠牲膜と第３絶縁膜とでエッチングレ
ートが等しくなるような条件でこれらを、第２絶縁膜の
表面が露出するまでエッチバックする工程と、 （ｆ）露出した薄い第２絶縁膜を除去する工程とを具備
してなる半導体装置の製造方法。 - （２）（ａ）半導体基板上に配線金属層、第１絶縁膜、
この第１絶縁膜とエッチング選択比が大きい薄い第２絶
縁膜を順次被着する工程と、 （ｂ）その第２絶縁膜、第１絶縁膜および配線金属層を
配線パターン状にパターニングする工程と、（ｃ）その
パターニングが終了した基板上に塗布膜を形成し、第２
絶縁膜と第１絶縁膜および配線金属層からなるパターン
の側壁を斜面とする工程と、 （ｄ）その後、第１絶縁膜と同一材質の第３絶縁膜を基
板上の全面に被着し、基板上の全面を第３絶縁膜で覆う
工程と、 （ｅ）その第３絶縁膜上に平坦性犠牲膜を被着して表面
を平坦にする工程と、 （ｆ）その平坦性犠牲膜と第３絶縁膜とでエッチングレ
ートが等しくなるような条件でこれらを、第２絶縁膜の
表面が露出するまでエッチバックする工程と、 （ｇ）露出した薄い第２絶縁膜を除去する工程とを具備
してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14688688A JPH022620A (ja) | 1988-06-16 | 1988-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14688688A JPH022620A (ja) | 1988-06-16 | 1988-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022620A true JPH022620A (ja) | 1990-01-08 |
Family
ID=15417800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14688688A Pending JPH022620A (ja) | 1988-06-16 | 1988-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100777111B1 (ko) * | 2003-07-25 | 2007-11-19 | (주)개미집소프트 | 리스크 관리 기능을 가진 증권투자 관리시스템 |
-
1988
- 1988-06-16 JP JP14688688A patent/JPH022620A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100777111B1 (ko) * | 2003-07-25 | 2007-11-19 | (주)개미집소프트 | 리스크 관리 기능을 가진 증권투자 관리시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001036B1 (ko) | 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법 | |
| JPH01295423A (ja) | エッチバック検知 | |
| JPH022620A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| US20010039114A1 (en) | Method Of Forming Contact Or Wiring In Semiconductor Device | |
| JPH022619A (ja) | 半導体装置の製造方法 | |
| JPH03246937A (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH0383342A (ja) | 平坦化方法 | |
| JPS5957456A (ja) | 半導体装置の製造方法 | |
| JPH0220141B2 (ja) | ||
| JPH05308073A (ja) | 半導体装置の製造方法 | |
| KR920000630B1 (ko) | 반도체장치 제조방법 | |
| JPH03149826A (ja) | 半導体装置の製造方法 | |
| JPS61259545A (ja) | 半導体装置の製造方法 | |
| JPS5893330A (ja) | 半導体装置の製造方法 | |
| JPS59114823A (ja) | 半導体装置の平坦化方法 | |
| JPH07211714A (ja) | 半導体装置の製造方法 | |
| JPH03151636A (ja) | 絶縁膜の平坦化方法 | |
| JPS62219540A (ja) | 半導体装置の製造方法 | |
| KR19990049712A (ko) | 반도체 소자의 배선 형성방법 | |
| JPH10144636A (ja) | 化学／機械的ポリシング平坦度モニタ方法及び装置 | |
| JPS61276324A (ja) | 半導体装置の製造方法 | |
| JPS61272951A (ja) | 多層配線形成法 | |
| JPS62200746A (ja) | 半導体装置 |