JPH02247739A - ロジックセルアレイによるシステム検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ロジックセルアレイ（Ｌｏｇｉｃ　Ｃｅ１ｌ
Ａｒｒａｙ以下、ＬＣＡと略称する）を搭載しているシ
ステムの検査に通用されるＬＣＡによるシステム検査方
法に関し、特に、検査用の信号発生器を外部に設けるこ
となく使用現場において所要の検査を効率良く行うこと
ができるようにしたロジックセルアレイによるシステム
検査方法に関するものである。

〔従来の技術〕

近年、例えば音声ＰＣＭ処理システム等のシステムにお
いては、その処理システムの一部分あるいは全部にＬＣ
Ａを使用するものが開発されている。

ＬＣＡはプログラマブルゲートアレイの一種であり、電
源投入時、あるいはシステムの状況に応じて、外部から
リセットパルスを与えることにより外付けのＲＯＭから
ＬＣＡの内部構成を決定するプログラミング情報を読み
込み、これによって初めて動作状態となるように構成さ
れている。

ところで、このようなシステムにおいて故障が発生した
場合、その故障箇所を検出するための検査が必要となる
。例えば、第５図に示す記録方法（Ｓ３）で音声を入力
してＶＴＲ本体部（１）の磁気テープに記録し、また、
第５図に示す再生方法（Ｓ４）でこの磁気テープの記録
を再生して音声出力する音声ＰＣＭ処理システムに故障
が生じたときには、誤り訂正符号の復号、補間、Ｄ／Ａ
変換の動作が正常であるか、Ａ／Ｄ変換、誤り訂正符号
生成回路の動作が正常であるか、ディジタル変復調回路
やＶＴＲ本体部の動作が正常であるか等について検査す
る必要がある。

前記システムにおいてこのような検査をするためには、
例えば誤り訂正符号の復号、補間、Ｄ／Ａ変換の動作が
正常であるかどうかを検査するために、ジッタ吸収メモ
リにデータパターンと、これをジッタ吸収用メモリに書
き込むためのアドレスとを与える必要がある。また、Ａ
／Ｄ変換、誤り訂正符号生成回路の動作が正常であるか
どうかを検査するためには、ジッタ吸収メモリに誤り訂
正符号と、これをジッタ吸収用メモリに書き込むための
アドレスとを与える必要がある。

そこで、従来では、誤り訂正符号の復号、補間、Ｄ／Ａ
変換の動作の検査を実施するために、例えば第６図に示
すように、再生プログラムで使用されるジッタ吸収メモ
リに音声ＰＣＭ処理システムとしては不要な検査用アド
レス発生器（４）及びデータパターン発生器（５）をジ
ッタ吸収メモリの前段に設けて、ジッタ吸収メモリにデ
ータパターンとこれをジッタ吸収用メモリに書き込むた
めのアドレスとが与えられる。

また、Ａ／Ｄ変換、誤り訂正符号生成回路の動作が正常
であるかどうかを検査するためには、第７図に示すよう
に、記録側で生成される誤り訂正符号を供給するととも
に、音声ＰＣＭ処理システムとしては不要な検査用アド
レス発生器（４）をジッタ吸収メモリの前段に設けて、
誤り訂正符号をジッタ吸収用メモリに書き込むためのア
ドレスを与えるという方法が採用されている。

更に、ディジタル変復調回路とＶＴＲ本体部の動作が正
常であるかどうかについては、上記の２つの検査の結果
から判定されている。

〔発明が解決しようとする課題〕

しかしながら、このように外部装置として検査用アドレ
ス発生器（４）およびデータパターン発生器（５）を製
造し、検査時においてケーブルで接続する場合には、使
用現場においてこれらの検査を行うために検査用アドレ
ス発生器（４）やデータパターン発生器（５）を持ち運
ぶ必要ある。また、検査項目によって必要とされる各種
装置の取付作業が必要になるとともに、このような取付
作業によって検査の作業効率が低下する。さらに、シス
テムにとっては本来不要なケーブル接続用端子を設ける
必要が生じるとともに、検査項目ごとに必要とされる外
部回路を製作する手間やコストがかかるという問題があ
る。

一方、これらの検査用アドレス発生器（４）やデータパ
ターン発生器（５）をシステムの回路基板に搭載するこ
とにより、検査の作業効率を高めることが考えられる。

しかし、検査用アドレス発生器（４）やデータパターン
発生器（５）を基板に搭載することは、本来システムと
しては不要な回路を搭載することになるので、価格の低
減、基板サイズの縮小化、消費電力の減少を図る上で著
しく不利となり、特に、民生用機器の場合には一層顕著
な不利をこうむることになる。

〔課題を解決するための手段〕

本発明に係るロジックセルアレイによるシステム検査方
法は、上記の課題を解決するために、ロジックセルアレ
イを搭載しているシステムにおいて、ロジックセルアレ
イの内部プログラムデータを、所要の検査用プログラム
データ、例えば外付けされたＲＯＭに記録されている検
査用プログラムデータと交換することを特徴としている
。

また、上記のロジックセルアレイを搭載しているシステ
ムは、音声ＰＣＭ処理システムまたはディジタルＶＴＲ
システム（ディジタルビデオテープレコーダシステム）
であることを特徴としている。

〔作　用〕

上記の構成により、検査用の信号発生器を外部に設ける
ことなく、使用現場において所要の検査を効率良く行う
ことができることになる。

なお、本発明において使用されるＲＯＭはＬＣＡの近傍
に配置されたものであればよく、ＬＣＡの通常動作用の
ＬＣＡの内部構成を決定するプログラミング情報を格納
した既設のＲＯＭの容量を拡大してもよい。また、既設
のＲＯＭの余剰領域を使用したり、或いはこれとは別体
に形成された検査専用のＲＯＭを使用してもよい。

本発明においては、ＲＯＭからＬＣＡ内に、検査に必要
な例えば検査用アドレス発生器やデータパターン発生器
を構成するための検査用プログラムと交換させることに
より、ＬＣＡの内部にこれら検査に必要な検査用機器を
構成したり、システム内部の他の回路部分どうしの接続
が変更されたりする。また、検査項目に対応して異なる
複数種類の検査用プログラムをＲＯＭに格納しておけば
、所要の検査項目に対応する検査用プログラムに交換さ
れて所要の検査を実施することができる。

〔実施例〕

本発明の一実施例として音声ＰＣＭ処理システムの検査
方法を第１図ないし第４図に基づいて説明すれば、以下
の通りである。

まず、音声ＰＣＭ処理システム全体で実施される音声Ｐ
ＣＭ処理方法の構成について説明する。

このシステムでは、第１図に示すように、音声入力を、
ＶＴＲ本体部（１）に搭載された記録テープに記録する
ための記録方法（Ｓｌ）として、音声入力をディジタル
信号に変換しく５ｌｌ）、ディジタル化された音声信号
を演算用メモリに格納しく３１２）、演算用メモリから
読み出されたデータに付加される誤り訂正符号を生成し
く５１３）、演算用メモリから読み出されたデータと誤
り訂正符号とをパルスコード変調方式によりディジタル
変調する（５１４）といった方法が採られている。

また、ＶＴＲ本体部（１）に搭載された記録テープの記
録を再生して音声出力とするための再生方法（Ｓ２）と
して、パルスコード復調方式によりディジタル復調しく
３２１）、復調データとこれのジッタ吸収メモリへの書
き込み用アドレスとをＬ　ＣＡ　（２）を経てジッタ吸
収メモリに転送しく５２２）、更にジッタ吸収メモリか
ら復調データを演算用メモリに転送しく５２３）、所要
の誤り訂正をしてから（３２４）、データ間の補間デー
タを演算して補間をなしく５２５）、Ｄ／Ａ変換して出
力する（Ｓ２６）といった方法が採用されている。

このような再生モードにおけるＬ　ＣＡ　（２）の内部
では、復調データ及びジッタ吸収メモリへの書き込みア
ドレスが再生クロックで同期化され、ジッタ吸収メモリ
（Ｍ）の後段への転送期間中はＬＣＡ出力をフローティ
ング状態にされる。このため、再生モードにあっては、
Ｌ　ＣＡ　（２）の内部において、第２図に示すように
、復調データを同期化するための８ビツトデークラツチ
（２１）と、ジッタ吸収メモリ（Ｍ）への書き込みアド
レスを同期化するための１３ビツトデータラツチ（２２
）と、シック吸収メモリ（Ｍ）の後段への転送期間中、
復調データの出力をフローティング状態にしておくため
の８ビツトのスリーステートバッファ（２３）と、ジッ
タ吸収メモリの後段への転送期間中、アドレスデータの
出力をフローティング状態にしておくための１３ビツト
のスリーステートバッファ（２４）と、メモリへの書き
込みクロックやそのタイミング調整用のロジック部（２
５）とが構成される。

上記のＬ　ＣＡ　（２）の内部構成は、電源投入時に（
あるいはシステムの状況に応じて外部からリセットパル
スを与えることにより）外付けのＲＯＭ（３）からＬ　
ＣＡ　（２）の内部構成を決定するプログラミング情報
を読み込むことによって形成される。

ＬＣＡを搭載しているシステムの検査時には、ＲＯＭ　
（３）からＬ　ＣＡ　（２）に、Ｌ　ＣＡ　（２）の内
部構成を決定するプログラミング情報が検査用プログラ
ミング情報と交換される。そして、第６図の検査に対応
する検査用プログラミング情報が与えられると、第３図
に示すように、Ｌ　ＣＡ　（２）内には、８ビツトの特
定パターン発生器（２６）と、１３ビットのアドレスカ
ウンタ（２７）と、ジッタ吸収メモリの後段への転送期
間中、パターンデータの出力をフローティング状態にし
ておくための８ビツトのスリーステートバッファ（２３
）と、ジッタ吸収メモリの後段への転送期間中、アドレ
スデータの出力をフローティング状態にしておくための
１３ビツトのスリーステートバッファ（２４）と、メモ
リへの書き込みクロックやそのタイミング調整用のロジ
ック部（２５）とが構成される。

なお、Ｌ　ＣＡ　（２）には、再生側のタイミングジェ
ネレータからカウンターイネーブル信号（ＣＢＬＬ）、
クリアー信号（ＣＬＲＩ）、クロック信号（ｃｌｏｃｋ
ｌ）を個別に入力できるように各特定端子が設けられて
いるので、上記ロジック部（２５）は再生モードと共通
なものとなる。また、８ビツトのスリーステートバッフ
ァ（２３）及び１３ビツトのスリーステートバッファ（
２４）も共通なものとなる。

従って、外部の検査用アドレス発生器（４）やデータパ
ターン発生器（５）を接続することなく、上記した特定
パターン発生器（２６）とアドレスカウンタ（２７）と
を用いることにより、第６図に示した検査と同様の検査
を行うことが可能となる。

また、第７図に示した検査と同様の検査を行う場合には
、これに対応する別の検査用プログラミング情報が与え
られる。この場合、第４図に示すように、誤り訂正符号
データを入力する８ビツトのデータラッチ（２８）と、
１３ビツトのアドレスカウンタ（２７）と、８ビツトの
スリーステートバッファ（２３）と、１３ビツトのスリ
ーステートバッファ（２４）と、メモリへの書き込みク
ロックやそのタイミング調整用のロジック部（２５）と
が構成される。

なお、Ｌ　ＣＡ　（２）には、再生側のタイミングジェ
ネレータからカウンターイネーブル信号（ＣＥＬ２）、
クリアー信号（ＣＬＲ２）、クロック信号（ｃｌｏｃｋ
２）を個別に入力できるように各特定端子が設けられて
いるので、上記ロジック部（２５）は再生モードと共通
なものとなる。また、８ビツトのスリーステートバッフ
ァ（２３）及び１３ビツトのスリーステートバッファ（
２４）も共通なものにできる。

このようにＬ　ＣＡ　（２）の内部を構成することによ
り、外部の検査用アドレス発生器（４）を接続すること
なく、データラッチ（２８）とアドレスカウンタ（２７
）とを用いて第７図に示した検査と同様の検査を行うこ
とが可能となる。

なお、本発明において、外付けのＲＯＭの代わりにコン
ピュータを介して検査用プログラミング情報をＬＣＡに
ダウンロードすることも可能であるが、この方法ではコ
ンピュータを必要とすることから使用現場での検査の対
応が困難になる場合もある。したがって、システムに容
易に付設できる外付けＲＯＭから検査用プログラミング
情報をＬＣＡに与える方が有利である。

また、上記実施例においては、音声ＰＣＭ処理システム
に適応しているが、他にディジタルＶＴＲシステムの映
像信号処理回路にも適用できる。

〔発明の効果〕

本発明のロジックセルアレイによるシステム検査方法は
、以上のように、ロジックセルアレイに外付けされた例
えばＲＯＭから与えられる検査用プログラムデータを、
ロジックセルアレイの内部プログラムデータと交換する
ことにより、ロジックセルアレイ内部において検査に必
要な機器を構成し、その機器を使用してシステムの検査
をするようにした検査方法である。

これにより、プログラム情報の交換のみで種々の検査を
実施することができ、外部に検査項目に対応して種々の
機器を接続する場合に比べると、機器の接続作業等が不
要になるので検査の作業効率が格段に向上するとともに
、検査用の機器を使用現場に持ち運ぶ必要もなくなる。

また、システムに検査用機器を接続するための端子を設
ける必要がなくなり、さらに、これら検査用機器を製造
する手間やコストも不要になる。

また、検査用の機器をシステムの回路基板に搭載する場
合に比べると、検査用プログラミング情報を格納したＲ
ＯＭを新設するか、既設のＲＯＭの容量を拡大するか、
あるいは、既設のＲＯＭの余剰領域を利用すればよいの
で、価格の低減、基板サイズの縮小化、消費電力の抑制
を図る上で著しく有利となり、民生用機器に適用した場
合には−層顕著な効果を奏する。

【図面の簡単な説明】

第１図ないし第４図は本発明の実施例を示すものであっ
て、第１図は本発明を適用した音声ＰＣＭ処理システム
の全体で実施される音声ＰＣＭ処理方法を示すブロック
図、第２図はロジックセルアレイの再生モードにおける
内部構成を示すブロック構成図、第３図は誤り訂正符号
の復号、補間、Ｄ／Ａ変換の動作の検査をする時のロジ
ックセルアレイの内部構成を示すブロック構成図、第４
図はＡ／Ｄ変換、誤り訂正符号生成回路の動作の検査を
する時のロジックセルアレイの内部構成を示すブロック
構成図である。 第５図ないし第７図は従来例を示すものであって、第５
図は音声ＰＣＭ処理方法を説明するブロック図、第６図
は音声ＰＣＭ処理システムにおける誤り訂正符号の復号
、補間、Ｄ／Ａ変換の動作の検査方法を示すブロック説
明図、第７図は音声ＰＣＭ処理システムにおけるへ／Ｄ
変換、誤り訂正符号生成回路の動作の検査方法を示すブ
ロック説明図である。 （２）はＬＣＡ（ロジックセルアレイ）　、（３）はＲ
ＯＭである。

Claims (1)

1. 【特許請求の範囲】 １、ロジックセルアレイを搭載しているシステムにおい
   て、 ロジックセルアレイの内部プログラムデータを所要の検
   査用プログラムデータに交換することを特徴とするロジ
   ックセルアレイによるシステム検査方法。 ２、上記のロジックセルアレイを搭載しているシステム
   は、音声ＰＣＭ処理システムであることを特徴とする請
   求項第１項記載のロジックセルアレイによるシステム検
   査方法。 ３、上記のロジックセルアレイを搭載しているシステム
   はディジタルビデオテープレコーダシステムであること
   を特徴とするロジックセルアレイによるシステム検査方
   法。