JP2002132536A - Ｌｓｉデバッグシステム - Google Patents

Abstract

(57)【要約】 【課題】 ＣＰＵなどが組み込まれたシステムＬＳＩに
おいて、専用ＩＣＥが必要なく、また外部端子数の都合
上モニタ出力端子からＬＳＩ内部の動作状態を断片的に
しかえられなくても、ＬＳＩ内部のプログラムカウンタ
の遷移やメモリバスの遷移などの詳細な情報を得ること
ができるデバッグシステムを提供する。 【解決手段】 まず、実チップのシステムＬＳＩ１０４
を動作させ、そのＬＳＩ１０４に入力される信号を入力
信号キャプチャ部１０６においてキャプチャして、入力
信号蓄積部１０７で一旦蓄えておく。次に、信号を再生
してＬＳＩ１０４に入力するが、信号再生を一時停止で
きる手段を設けておき、一時停止させている間に予めＬ
ＳＩ内部に搭載しておいた内部アクセス回路１２８を用
いて、内部の動作状態を観測する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サと命令メモリがＬＳＩ内部に組み込まれ、外部端子か
らは内蔵マイクロプロセッサのプログラム実行中の動作
が直接監視できないＬＳＩや、ＬＳＩ外部端子にモニタ
出力端子が設けられ、限られた本数のモニタ出力端子で
は内部論理回路の動作を部分的にしか監視できないた
め、十分なデバッグ効果の得られないＬＳＩなどのデバ
ッグシステムに関するものである。

【０００２】

【従来の技術】近年、微細加工技術が飛躍的に進歩し、
単独の機能だけではなく、マイクロプロセッサ、ＲＯ
Ｍ、ＲＡＭ、周辺Ｉ／Ｏユニット、信号処理回路、エラ
ー訂正回路、画像圧縮伸長回路など、複数の機能が集積
された大規模なＬＳＩが作られるようになった。そし
て、このことにより、システムの高機能化、低コスト
化、低消費電力、高速性が実現されている。

【０００３】従来では、このようなＬＳＩをデバッグす
るのに、ＬＳＩチップの４本程度のデバッグ用端子をモ
ニタ端子として使用し、モニタする箇所を切り替えなが
ら内部論理回路の動作を観測するのを一般的な手法とし
ていた。しかしながら、ＬＳＩチップのダイサイズの制
約及びＬＳＩのパッケージコストの点から、取り出せる
入出力端子の本数が限られるため、集積化される回路の
大規模化，高機能化に伴って、内部動作を詳細に観測す
ることが難しくなってきた。

【０００４】さらに、マイクロプロセッサを組み込んだ
高性能なＬＳＩにおいては、命令の読み込みの大半をＬ
ＳＩ内部で行うため、外部端子から命令の挙動を観測す
るのが難しくなっているにもかかわらず、内蔵されるソ
フトウェアの検証，デバッグがこのような高性能ＬＳＩ
では特に重要であり、この検証やデバッグの工数がシス
テムＬＳＩの開発全体工数に占める割合は非常に大きい
ものである。

【０００５】現在、内蔵されたソフトウェアのデバッグ
を行う場合、ＩＣＥ（In-Circuit-Emulator）を用いる
のが最も有効とされている。しかし、ＩＣＥを用いたデ
バッグシステムにも、次に述べる２つの大きな問題があ
る。第1番目は、マイクロプロセッサの動作周波数が高
速化し、遅延時間の問題からＩＣＥの実現が困難になっ
てきたこと、そして、第２番目は、汎用ＬＳＩ以外のカ
スタムＬＳＩでは、そのＬＳＩごとに独自のＩＣＥを作
製しなければならないため、開発日程や開発コストの点
で不利なこと、である。例えば、携帯電話機向けのＬＳ
Ｉでは、マイクロプロセッサやＤＳＰコアに加え、メー
カ独自の回路を１チップに集積して、ＬＳＩごとに専用
ＩＣＥも開発しなければならない。

【０００６】そこで、ＩＣＥの機能をすべて持ち備えて
はいないが、上記の問題を解決した大規模なシステムＬ
ＳＩ向けのデバッグシステムとして、日経エレクトロニ
クス１９９５年７月３１日号１３３頁や、１９９９年３
月２２日号２１５頁に記載されたオン・チップ・デバッ
グという手法があり、実際にＬＳＩのデバッグ回路とし
て実用化されている。

【０００７】ここで、図９を用いて、分岐情報を圧縮し
て出力するオン・チップ・デバッグ機能を備えたＬＳＩ
のデバッグシステムについて説明する（以下この例を従
来例１とする）。図９は、従来例であるオン・チップ・
デバッグ機能を備えたＬＳＩデバッグシステムのブロッ
ク構成及びデバッグ専用バスで伝送する情報を示す図で
ある。

【０００８】図９において、ＣＰＵコア７０１には、デ
バッグ専用回路７０２が接続されており、そのデバッグ
専用回路７０２とトレースアナライザ７０３は、デバッ
グ専用バス７０４を介して接続されている。デバッグ専
用バス７０４は、デバッグ情報を４本のデータ信号線、
１本のクロック信号線、及び１本のストローブ信号線の
合計６本の信号線を使って、４ビットバス幅で転送を行
うものである。デバッグ専用回路７０２は、ＣＰＵコア
７０１の動作を監視し、デバッグに必要な情報をデバッ
グ専用バス７０４に出力するものである。このデバッグ
専用回路７０２からの情報の出力は、ＣＰＵコア７０１
の動作周波数に対してデバッグ専用バス７０４のデータ
転送能力が低いため、すべてのデバッグ情報をリアルタ
イムに転送できない。そこで、オン・チップ・デバッグ
機能を備えたＬＳＩデバッグシステムにおいては、デバ
ッグ専用バス７０４に出力する情報を最小限にする工夫
をしている。具体的に説明すると、デバッグ専用回路７
０２は、リアルタイム・トレースを行う上で重要なコー
ド（プログラムの分岐やループでの分岐先コールアドレ
スなど）のみに着目して、それらをデバッグ情報として
デバッグ専用バス７０４を介してトレースアナライザ７
０３に転送し、トレースアナライザ７０３がそれ以外の
コードにおけるトレース情報をソース・コードから補完
する。このデバッグ情報転送の様子を示しているのが、
図９の下半分である。上述した通り、デバッグ専用回路
７０２は、図９中の斜線で示した部分のみを選択し、ト
レースアナライザ７０３に必要なデバッグ情報を転送す
る。

【０００９】また、上記のオン・チップ・デバッグ機能
を備えたＬＳＩデバッグシステム以外の方法として、シ
ミュレータを用いたデバッグ環境がある（以下この例を
従来例２とする）。

【００１０】ここでは、図１０を用いて、ＤＶＤなどの
ディジタル記録メディアからの再生信号をエラー訂正し
て、ホストコンピュータに転送する機能をもつシステム
ＬＳＩの１チップシミュレーション環境８０１を例に用
いて説明する。図１０は、従来例である１チップシミュ
レーション環境を用いたデバッグシステムの一構成例を
示す図である。

【００１１】図１０において、開発対象としてのＬＳＩ
のハードウェア記述８０２には、ＤＶＤのディスクの再
生信号モデル８０３から、リードチャネルデータ８０４
とリードチャネルクロック８０５が入力されている。こ
のＬＳＩ８０２内の各部は、ＬＳＩ８０２に内蔵された
ＣＰＵ８１２によって制御され、ＣＰＵ８１２は、デー
タメモリ８１４を使用しながら、命令メモリ８１３の制
御プログラムにしたがって動作するものである。外部シ
ステムコントローラモデル８０６は、ＬＳＩ８０２への
コマンド発行やステータスの確認を行うものである。

【００１２】この１チップシミュレーション環境８０１
において、ディスク再生信号モデル８０３から入力され
たリードチャネルデータ８０４は、復調回路８０７で復
調された後、一旦ＤＭＡ／バス制御部８０８によって、
ワークメモリ８０９に格納される。格納された復調デー
タは、エラー訂正回路８１０によってエラー訂正され
る。訂正されたデータは、一旦ワークメモリ８０９に蓄
えられ、ホストＰＣモデル８１５からのデータ転送要求
を受けたホスト転送回路８１１によって、ＤＭＡ／バス
制御部８０８を通してワークメモリ８０９から読み出さ
れ、ホストＰＣモデル８１５へ転送される。

【００１３】このように構成された1チップシミュレー
ション環境８０１を用いて、命令メモリ８１３のプログ
ラムデバッグを行う場合、ディスク再生信号モデル８０
３、外部システムコントローラモデル８０６、ホストＰ
Ｃモデル８１５などの外部モデル、及び開発対象である
ＬＳＩのハードウェア記述８０２を全て含む1チップシ
ミュレーション環境８０１を使ってシミュレーションを
行い、ＣＰＵ８１２のプログラムカウンタの挙動やワー
クメモリ８０９の状態などをみたり、内部の論理回路の
詳細な動きを観測したりすることによって、命令メモリ
８１３のプログラムデバッグを行うことができる。

【００１４】さらに、上記シミュレーションによるデバ
ッグ方法を発展させたものとして、図１１に示す特開平
１０−１１１８１５号公報がある（以下この例を従来例
３とする）。図１１は、従来例であるシミュレーション
によるデバッグシステムの構成を示す図である。

【００１５】図１１において、デバッグの対象となるタ
ーゲットシステム９０１にはプローブユニット９０２が
接続され、シミュレーションモデル９０３はプローブユ
ニット９０２からのデータを使用する。ターゲットシス
テム９０１は、非同期Ｉ／Ｏインターフェース９１１、
メインメモリ９１２、プローブユニット用ソケット９１
３、及びそれらを接続するバス９１４を備え、プローブ
ユニット９０２の内のＣＰＵ９２１によって動作するも
のである。

【００１６】このような構成のデバッグシステムにおい
ては、まず、メインメモリ９１２の初期内容を読み出し
て、シミュレーションモデル９０３内のメインメモリ９
３３に保存しておき、次にターゲットシステム９０１と
プローブユニット９０２を動作させ、プローブユニット
９０２内のＣＰＵ９２１に入力される信号を入力信号ス
ヌープユニット９２２が取り込み、トレースメモリ９２
３に格納する。そして、これらの入力信号情報信号とシ
ミュレーションモデル９０３内のメインメモリ９３３に
保存されたメインメモリ９１２の初期内容の情報を用い
て、集積回路に相当するシミュレーションモデル９０３
でシミュレーションを行い、ＣＰＵ９３１の内部動作や
バス動作を再現して観測するものである。

【００１７】

【発明が解決しようとする課題】しかしながら、上述の
従来例１においては、マイクロプロセッサのプログラム
カウンタの動きを観測することができるが、不具合の原
因はＬＳＩに入力されるデータやマイクロプロセッサの
演算結果などに関連して発生してくるため、プログラム
カウンタの流れの情報だけでは、そのシステムの挙動を
知る手がかりにはなるものの、不具合の原因を突き止め
るのは難しいという問題があった。

【００１８】また、上述の従来例２においては、上記従
来例１の欠点を克服し、システム全体の動作をシミュレ
ーションで行うことでＬＳＩ内部の状態を全て観測でき
るようにしたが、ターゲットボード上のＬＳＩを実際に
動作させた時に発生した不具合をデバッグする場合、シ
ステムに存在する全てのハードウェアを正確にモデル化
し、且つそれらハードウェアモデルのコマンド発行のタ
イミング、ＬＳＩへの入力データを与えるタイミング、
入力データのスピードなどの条件が全て揃わないと、な
かなか不具合が発生した状態を再現することができない
という問題があった。

【００１９】つまり、システムＬＳＩのデバッグ環境で
は、実際に発生した不具合の再現とＬＳＩ内部動作の観
測とを同時に実現できることが望まれる。そして、これ
を実現できるのが従来例３である。従来例３では、上記
従来例２の欠点を克服し、ターゲットボード上でＬＳＩ
を動作させ、ＬＳＩに入力される信号を全てスヌープし
てトレースメモリに格納しておき、これらの入力信号情
報を用いてＬＳＩのシミュレーションを行うことで実動
作時に発生した不具合現象を再現することも、内部動作
の観測もできるようにしたが、大規模なハードウェア記
述を含むシステムＬＳＩの動作をシミュレーションする
のには非常に時間がかかるという問題があった。つま
り、上記従来例３のデバッグ環境は、大規模なシステム
ＬＳＩのソフトウェアデバッグを行うのに向かない、と
いった欠点がある。

【００２０】例えば、実動作では数１０ｍ秒の時間であ
っても、シミュレーションで確認しようとすると数時間
程度かかってしまう。また、発生頻度の低い不具合とし
て、例えば１０分に１回しか起こらない不具合現象を解
析する場合を考えると、単純に比例計算すればＬＳＩの
シミュレーションに数ヶ月かかることになる。

【００２１】本発明は、このような課題に鑑みてなされ
たものであり、大規模な専用ハードウェアの中にマイク
ロプロセッサや命令メモリが組み込まれ、外部端子から
は内蔵マイクロプロセッサのプログラム実行中の動きが
直接監視できないシステムＬＳＩに対しても、ＩＣＥと
同等の機能をもったデバッグシステムを提供することを
目的とする。

【００２２】また、ＬＳＩ外部端子にモニタ出力端子が
設けられ、限られた本数のモニタ出力端子で、それらモ
ニタ端子からは断片的な情報しか得られなくても、ＬＳ
Ｉ内部のプログラムカウンタの遷移やメモリバスの遷移
などの詳細な情報を得ることができるデバッグシステム
を提供することを目的とする。

【００２３】

【課題を解決するための手段】上記目的を解決するため
に、請求項１記載のデバッグシステムは、大規模なハー
ドウェアの中にマイクロプロセッサや命令メモリ、キャ
ッシュメモリなどが組み込まれたシステムＬＳＩのデバ
ッグや不具合解析に用いられるデバッグシステムであっ
て、前記ＬＳＩへの入力信号の全てあるいは一部を取り
込んで入力信号情報として蓄積する信号蓄積手段と、前
記信号蓄積手段からの入力信号情報を再生、または該信
号の再生を一時停止する信号再生手段と、前記ＬＳＩの
内部回路として、内部動作状態の読み込みや内部動作状
態の書き換えを行う内部状態操作手段とを備え、前記信
号再生手段により再生された前記信号を前記ＬＳＩに加
えて動作させ、かつ、前記信号再生手段により前記信号
の再生を一時停止している時に、前記内部状態操作手段
により前記ＬＳＩ内部の状態の読み込みや書き換え操作
を行うことを特徴とするものである。これにより、前記
信号再生手段からの再生信号を前記ＬＳＩに加えて動作
させ、かつ、前記信号再生手段が信号再生を一時停止し
ている時に前記内部状態操作手段が、前記ＬＳＩ内部の
状態の読み込みや聞き込み操作を行うことができ、外部
端子から内蔵プロセッサの動作が直接観測できない大規
模なシステムをもったＬＳＩに対しても、ＩＣＥと同等
の機能を持ったデバッグシステムが提供できる。

【００２４】また、請求項２記載のデバッグシステム
は、請求項１記載のデバッグシステムにおいて、前記Ｌ
ＳＩは、ダイナミックＲＡＭが外付けされたＬＳＩであ
り、前記ダイナミックＲＡＭは、 スタティックＲＡＭ
の周囲にＩ／Ｆ変換回路を実装してなるものであること
を特徴とする。これにより、実際に製品となる段階でダ
イナミックＲＡＭの外付けが必要なＬＳＩをデバッグす
る場合に、前記ＬＳＩがポーズ状態になってもダイナミ
ックＲＡＭの記憶内容を保持することができる。

【００２５】また、請求項３記載のデバッグシステム
は、請求項１記載のデバッグシステムにおいて、前記Ｌ
ＳＩは、ダイナミックＲＡＭ混載ＬＳＩであり、前記ダ
イナミックＲＡＭ混載ＬＳＩの内部回路として、該ＬＳ
Ｉの動作クロックより速いクロックの供給を外部端子か
ら受けて動作するデバッグ用ＤＲＡＭ制御付加回路をさ
らに備えることを特徴とするものである。これにより、
ダイナミックＲＡＭ混載ＬＳＩをデバッグする場合に、
前記ＬＳＩがポーズ状態になってもダイナミックＲＡＭ
の記憶内容を保持することができる。

【００２６】また、請求項４記載のデバッグシステム
は、大規模なハードウェアの中にマイクロプロセッサや
命令メモリ、キャッシュメモリなどが組み込まれたシス
テムＬＳＩのデバッグや不具合解析に用いられるデバッ
グシステムであって、前記ＬＳＩへの入力信号の全てあ
るいは一部を取りこんで入力信号情報として蓄積する信
号蓄積手段と、前記信号蓄積手段からの入力信号情報を
再生する信号再生手段と、前記ＬＳＩの内部回路とし
て、内部動作状態を前記ＬＳＩ外部おいて監視するよう
出力する内部状態モニタ手段と、前記内部状態モニタ手
段から出力される信号を取り込んで蓄積する内部状態蓄
積手段を備え、前記信号再生手段により再生された前記
信号を前記ＬＳＩに加えて動作させ、かつ、前記内部状
態モニタ手段の出力状態の切り替えと前記信号再生手段
による前記信号の再生を繰り返しながら、前記ＬＳＩ内
部の詳細な動きの情報を分けて前記内部状態蓄積手段に
蓄積していき、最後にまとめて解析を行うことで、前記
ＬＳＩ内部のプログラムカウンタの遷移やメモリバスの
遷移などの情報を復元することを特徴とするものであ
る。これにより、前記信号再生手段からの再生信号を前
記ＬＳＩに加えて動作させ、かつ、前記内部状態モニタ
手段の出力状態の切り替えと前記信号再生手段で信号再
生することを繰り返しながら、前記ＬＳＩ内部の詳細な
動きの情報を分けて前記内部状態蓄積手段に蓄積して、
最後にまとめて解析を行うことができ、限られた本数の
モニタ出力しかないＬＳＩで、そのモニタ端子からは断
片的なデータしか得られなくてもＬＳＩ内の詳細な情報
が得ることができる。

【００２７】また、請求項５記載のデバッグシステム
は、請求項１記載のデバッグシステムにおいて、前記信
号蓄積手段の中に格納する入力信号情報を前記ＬＳＩへ
の入力信号から取り込まず、前記ＬＳＩの動作状態を想
定して前記ＬＳＩへの入力信号を生成する入力信号生成
手段からの入力信号情報を前記信号蓄積手段に蓄積する
ことを特徴とするものである。これにより、想定上の信
号をＬＳＩにとりこませることによって、そのときのＬ
ＳＩ内の状態を解析したり、厳しい条件下での想定テス
トを行うことができる。

【００２８】また、請求項６記載のデバッグシステム
は、請求項２または請求項３記載のデバッグシステムに
おいて、前記信号蓄積手段の中に格納する入力信号情報
を前記ＬＳＩへの入力信号から取り込まず、前記ＬＳＩ
の動作状態を想定して前記ＬＳＩへの入力信号を生成す
る入力信号生成手段からの入力信号情報を前記信号蓄積
手段に蓄積することを特徴とするものである。これによ
り、想定上の信号をＬＳＩにとりこませることによっ
て、そのときの該ＬＳＩ内の状態を解析したり、厳しい
条件下での想定テストを行うことができる。

【００２９】また、請求項７記載のデバッグシステム
は、請求項４記載のデバッグシステムにおいて、前記信
号蓄積手段の中に格納する入力信号情報を前記ＬＳＩへ
の入力信号から取り込まず、前記ＬＳＩの動作状態を想
定して前記ＬＳＩへの入力信号を生成する入力信号生成
手段からの入力信号情報を前記信号蓄積手段に蓄積する
ことを特徴とするものである。これにより、想定上の信
号をＬＳＩにとりこませることによって、そのときのＬ
ＳＩ内の状態を解析したり、厳しい条件下での想定テス
トを行うことができる。

【００３０】

【発明の実施の形態】（実施の形態１）以下、本発明の
請求項１に記載されている、実施の形態１について説明
する。まず、図１を用いて、本実施の形態１におけるデ
バッグシステムの構成を説明する。図１は、実施の形態
１における、デバッグシステムの構成を示す図である。

【００３１】図１において、開発対象となるＬＳＩ１０
４は、ターゲットボード１０２に実装されており、ター
ゲットボード１０２は、例えば、光ディスクドライブの
場合、スピンドルモータや光ピックアップなどに代表さ
れる機構ユニット１０３と組み合わされて動作するもの
であり、該機構ユニット１０３から送られる再生データ
の波形処理を行うフロントエンドプロセッサ用ＬＳＩ１
１５や、ターゲットシステム１０１の処理制御を行う１
チップマイコンなどを備えて、ターゲットシステム１０
１を構成するものである。

【００３２】ターゲットボード１０２上では、開発の対
象となるＬＳＩ１０４の端子から信号測定用プローブ１
０５が引き出され、入力信号キャプチャ部１０６に接続
されている。なお、このＬＳＩ１０４内部については、
後で詳しく述べる。

【００３３】入力信号キャプチャ部１０６は、入力信号
蓄積部１０７に接続されており、ターゲットシステム１
０１の起動と同時にＬＳＩ１０４に入力される信号をキ
ャプチャし、入力信号蓄積部１０７において、入力信号
再生部１０８からの要請があるまで、上記信号を蓄えて
おくものである。

【００３４】入力信号再生部１０８は、入力信号蓄積部
１０７に蓄えられていたターゲットシステム１０１が起
動した時にＬＳＩ１０４に入力される信号を再生し、再
生入力信号１０９としてＬＳＩ１２０に入力するもので
ある。ただし、ＬＳＩ１０４とＬＳＩ１２０は同じもの
である。また、入力信号再生部１０８は、入力信号再生
カウンタ１４０とポーズ時刻指定レジスタ１４１とを備
え、入力信号再生部１０８の動作を一時停止させること
ができ、さらにこの時デバッグ制御部１１１に入力信号
再生部１０８の動作が一時停止していることを伝えるポ
ーズ信号１４２を出力するものである。

【００３５】入力信号再生カウンタ１４０は、信号入力
経過時間（経過時間カウント値）をカウントするもので
あり、これに沿って入力信号蓄積部１０７に保存されて
いた信号の再生が行われる。この入力信号再生カウンタ
１４０は、経過時間カウント値とポーズ時刻指定レジス
タ１４１に設定されたレジスタ設定値とが一致するとカ
ウントを一時停止し、これにより再生入力信号１０９の
出力が一時停止する。

【００３６】デバッグ制御部１１１は、入力信号再生部
１０８を起動させたり、ポーズ時刻指定レジスタ１４１
に一時停止させたい時刻を設定するものであり、またポ
ーズ信号１４２がアサートされている間には、ＬＳＩ１
２０内の内部アクセス回路１２８を使ってＬＳＩ１２０
の内部を観測するものである。また、観測終了後には入
力信号再生部１０８に対してポーズ解除信号１４３を出
力し、入力信号再生部１０８の一時停止を解除させるこ
とができる。

【００３７】ここで、開発対象であるＬＳＩ１０４（Ｌ
ＳＩ１２０）内部の構成について説明する。ＬＳＩ１２
０内部には、組み込みＣＰＵ１２１の他に、Ｉ／Ｏイン
ターフェース１２２、専用信号処理回路１２３、ＤＭＡ
コントローラ１２４、データメモリ１２５、命令メモリ
１２６、システムバス１２７、内部アクセス回路１２
８、バス切替回路１２９が内蔵されている。ＣＰＵ１２
１は、システムバス１２７を通してリード・ライトなど
のアクセスを行うものである。

【００３８】内部アクセス回路１２８は、デバッグシリ
アル通信信号１１２によってデバッグ制御部１１１と接
続されており、ＣＰＵ１２１と等価なリード・ライトの
アクセス波形を発生でき、ＣＰＵ１２１の代わりにＬＳ
Ｉ内部のレジスタやメモリに対してアクセスできるもの
である。

【００３９】バス切替回路１２９は、ＣＰＵ１２１か内
部アクセス回路１２８のどちらか一方を、システムバス
１２７に接続するための切り替えを行うものである。た
だし通常は、ＣＰＵ１２１がシステムバス１２７に接続
されている。

【００４０】次に、図２及び図３を用いて、ユーザーが
デバッグを行う場合の、本実施の形態１におけるデバッ
グシステムの動作について説明する。図２（ａ）は本実
施の形態１における、入力信号蓄積部に格納された入力
信号情報の一例を示す図であり、図２（ｂ）はその波形
図であり、図３は本実施の形態１における、入力信号再
生部において再生された再生入力信号の一例を示す波形
図である。

【００４１】まず、前段階として不具合現象をキャプチ
ャするための本実施の形態１におけるデバッグシステム
の動作について説明する。今、ターゲットシステム１０
１上で、開発対象であるＬＳＩ１０４（ＬＳＩ１２０）
を動作させ、不具合現象が起こったとする。ユーザは、
ターゲットシステム１０１の起動と同時にＬＳＩ１０４
に入力される信号を入力信号キャプチャ部１０６でキャ
プチャし、入力信号蓄積部１０７に蓄えておく。

【００４２】ターゲットボード１０２上には、開発対象
であるＬＳＩ１０４（ＬＳＩ１２０）の他に、フロント
エンドプロセッサ用ＬＳＩ１１５や、１チップマイコン
１１６なども搭載されている。フロントエンドプロセッ
サ用ＬＳＩ１１５は、機構ユニット１０３から送られて
きたディスク再生時のＲＦ信号１１７を波形処理し、開
発対象であるＬＳＩ１０４（ＬＳＩ１２０）に、２値化
されたディスク再生データ信号１１８（ＣＨＤＴ[３：
０]）及びディスク再生クロック信号１１９（ＣＨＣＬ
Ｋ）として与える。また、１チップマイコン１１６は、
ターゲットボード１０２上のＬＳＩ１０４へのコマンド
発行を行い、ターゲットシステム１０１全体の処理制御
を行う役目を担っている。

【００４３】ここで、図２を用いて、入力信号蓄積部１
０７に格納された入力信号のデータの一部について説明
する。まず、図２（ａ）に示す一番上の行に記された信
号名はＬＳＩ１２０（ＬＳＩ１０４）の端子名であり、
この端子に入力信号が印加されることを表す。

【００４４】ＣＨＤＴ[３：０]、及びＣＨＣＬＫはフロ
ントエンドプロセッサ用ＬＳＩ１１５からＬＳＩ１０４
（ＬＳＩ１２０）に与えられる入力信号である。また、
Ａ[４：０]は１チップマイコン１１６からＬＳＩ１０４
（ＬＳＩ１２０）に与えられるアドレス入力信号であ
る。ＮＷＲはライト信号、そしてＤＴ［７：０］は書き
込みデータ信号を表し、ＮＷＲ及びＤＴ［７：０］はＡ
[４：０]と同様に１チップマイコン１１６からＬＳＩ１
０４（ＬＳＩ１２０）に与えられる入力信号である。こ
こで、ＣＨＤＴ[３：０]、Ａ[４：０]、ＤＴ［７：０］
の[３：０]、[４：０]、［７：０］は、それぞれ信号線
のビット幅を表しているもので、例えばＡ［４：０］は
５ビットのアドレス入力信号である。

【００４５】また、Ｔｉｍｅの欄の数値は動作を開始し
てからの絶対時間を格納しており、このデータ例では、
時間の分解能を１ｎＳｅｃとし、入力信号再生カウンタ
１４０のカウントする１カウントが、図２における最小
分解不能単位に相当するものである。Ｖａｌの欄の数値
は、ビットの“１”，“０”の論理値で、Ｈｉｇｈ信号
あるいはＬｏｗ信号のどちらの入力レベルを印加するか
を示すものである。

【００４６】次に、後段階としてＬＳＩ１２０（ＬＳＩ
１０４）の内部動作を解析するための本実施の形態１に
おけるデバッグシステムの動作について説明する。 1) まず、ユーザは、デバッグ制御部１１１から入力信
号再生部１０８を起動させ、入力信号蓄積部１０７に蓄
えておいた入力信号データを再生して、ＬＳＩ１２０に
再生入力信号１０９として与え、先の不具合現象が再現
できることを確認する。 2) 次に、ユーザは、デバッグ制御部１１１より、ポー
ズ時刻指定レジスタ１４１に入力信号再生部１０８を一
時停止させたい経過時間カウント値を書き込み、再度、
デバッグ制御部１１１から入力信号再生部１０８を起動
させる。 3) 起動した入力信号再生部１０８は、入力信号再生カ
ウンタ１４０によって経過時間をカウントしていき、ポ
ーズ時刻指定レジスタ１４１に設定された経過時間カウ
ント値で一時停止する。この時、再生入力信号１０９の
ＬＳＩ１２０への入力が一時止められ、入力信号再生部
１０８よりポーズ信号１４２がデバッグ制御部１１１に
出力され、入力信号再生部１０８が一時停止しているこ
とを伝える。そしてポーズ信号１４２がアサートされて
いる間、デバッグ制御部１１１は内部アクセス回路１２
８を使ってＬＳＩ１２０の内部を観測する。 4) ＬＳＩ１２０より必要な情報が得られたら、デバッ
グ制御部１１１はポーズ時間レジスタ１４１に、入力信
号再生部１０８を新たに一時停止させたい経過時間カウ
ント値を書きこみ、入力信号再生部１０８にポーズ解除
信号１４３をアサートする。 5) ポーズ解除信号１４３により入力信号再生部１０８
の動作の一時停止が解除されると、再び入力信号再生部
１０８から再生入力信号１０９の出力が開始され、それ
に伴いＬＳＩ１２０も継続して動作する。

【００４７】上述の3)〜5)を繰り返すことにより、ある
処理を実行途中にＬＳＩ１２０内部の動作を停止させ、
その時点でのＬＳＩ１２０の内部レジスタやメモリの値
などを観測することが可能となる。

【００４８】ここで具体例として、ユーザがＬＳＩ１２
０内のＤＭＡコントローラ１２４のレジスタ値を観測し
たい場合を説明する。ただし、この時すでに入力信号再
生部１０８は、ポーズ時刻指定レジスタ１４１に設定さ
れた経過時間カウント値に達して一時停止されており、
デバッグ制御部１１１にポーズ信号１４２を出力してい
るとする。

【００４９】まず、デバッグ制御部１１１から、ＤＭＡ
コントローラ１２４の何番地のアドレスをリードするの
かについての指示がデバッグシリアル通信信号１１２を
介して内部アクセス回路１２８に送られる。内部アクセ
ス回路１２８はバス切替信号１３０をバス切替回路１２
９に送り、バス切替信号１３０を受け取ったバス切替回
路１２９は、内部アクセス回路１２８がシステムバス１
２７をアクセスできるように接続を切り替える。そし
て、内部アクセス回路１２８はリードアクセス信号１３
１を出力し、ＤＭＡコントローラ１２４における目的の
番地の値を読み出し、その値を内部アクセス回路１２８
の内部に一旦ラッチする。デバッグ制御部１１１は、内
部アクセス回路１２８にラッチされたリードデータをデ
バッグシリアル通信信号１１２で読み出す。以上のよう
にして、ＬＳＩ１２０のＤＭＡコントローラ１２４より
必要な情報が得られたら、デバッグ制御部１１１はポー
ズ時間指定レジスタ１４１に新たに一時停止させたい経
過時間カウント値を書き込み、その後に入力信号再生部
１０８にポーズ解除信号１４３をアサートする。そして
ポーズ解除信号１４３により入力信号再生部１０８の動
作の一時停止が解除されると、再び入力信号再生部１０
８から再生入力信号１０９の出力が開始され、それに伴
いＬＳＩ１２０も継続して動作する。

【００５０】次に、図３を用いて、経過時間カウント値
を横軸にした上述のポーズ開始、ポーズ解除の動作の様
子を示す。図３において、ＣＬＫ、ＲＥＳＥＴ、ＣＨＤ
Ｔ[３：０]、ＣＨＣＬＫ、Ａ[４：０]、ＮＷＲ、ＤＴ
［７：０］は、図１においてターゲットボード１０２上
の開発対象であるＬＳＩ１０４（ＬＳＩ１２０）に与え
られる入力信号であり、本実施の形態１におけるデバッ
グシステムの入力信号再生部１０８から出力される再生
入力信号１０９に相当するものである。

【００５１】図３では、経過時間カウント値＝１７５の
時と、経過時間カウント値＝３７５の時にポーズを行っ
ている。そしてポーズしている間は、入力信号再生部１
０８から出力される再生入力信号１０９は変化しない。
その間デバッグ制御部１１１は、内部アクセス回路１２
８を使ってＬＳＩ１２０の内部を観測することができ
る。このポーズ時間に制限はなく、必要な内部状態の解
析を完了した後、入力信号再生部１０８にポーズ解除信
号１４３を出力してポーズを解除し、動作を再開させれ
ばよい。

【００５２】さらに、本実施の形態１において、内部ア
クセス回路１２８にＩＣＥのリアルタイムトレースに相
当する機能をさらに持たせるには、ＬＳＩ１２０（ＬＳ
Ｉ１０４）が以下に示す構成をとるようにする。

【００５３】１. バス切り替え回路１２９は、通常Ｃ
ＰＵ１２１がシステムバス１２７をアクセスするように
接続している。このバス切り替え回路１２９の中に、Ｃ
ＰＵ１２１がリードやライト動作を行った際のリードや
ライトの少なくとも１回分の履歴情報を保持しているラ
ッチ回路を設ける。 ２. 上記１.のラッチ回路の情報を、内部アクセス回路
１２８がリードできるようにＬＳＩ１２０内部を構成す
る。 ３. デバッグ制御部１１１が、ＬＳＩ１２０が１クロ
ック動作するごとにポーズして内部アクセス回路１２８
でＬＳＩ１２０の内部アクセスの履歴情報や内部のレジ
スタの状態を観測する。

【００５４】本実施の形態１におけるデバッグシステム
が上述の構成をとることにより、当該バックシステムは
ＩＣＥと同等のトレース機能を実現することができ、さ
らにポーズ中にＬＳＩ１２０の内部状態を観測するなど
のステップ実行相当の機能を実現できる。

【００５５】以上のことより、本実施の形態１における
デバッグシステムは、デバッグ制御部１１１においてポ
ーズ時刻指定レジスタ１４１に設定された経過時間カウ
ント値と、入力信号再生カウンタ１４０の値とが一致し
たときに入力信号再生部１０８の動作を一時停止させる
ようにし、その一時停止間にＣＰＵ１２１の代わりにＬ
ＳＩ１２０内部のレジスタやメモリをアクセスできる内
部アクセス回路１２８によって開発対象であるＬＳＩ１
０４（ＬＳＩ１２０）内部をデバッグするようにしたの
で、ＬＳＩ外部端子からは内蔵マイクロプロセッサの動
きが直接監視できなくても、ＩＣＥと同等のデバッグ機
能を持たせることできる。

【００５６】（実施の形態２）以下、本発明の請求項
２、請求項３に記載されている、実施の形態２について
説明する。実施形態の形態１で説明したデバッグシステ
ムのデバッグの対象となるＬＳＩ１０４（ＬＳＩ１２
０）は、基本的にダイナミックな論理素子を持たないこ
とが前提となる。このダイナミックな論理素子の代表例
にはダイナミックＲＡＭがあり、ダイナミックＲＡＭと
は大容量なメモリを実現できるが、定期的にリフレッシ
ュしないとその記憶内容を保持できないものである。よ
って、実施の形態１のデバッグシステムを用いて前記ダ
イナミックＲＡＭと一緒にＬＳＩをデバッグすると、ポ
ーズ信号１４２がアサートされてデバッグシステムがポ
ーズ状態になり、それに伴ってリフレッシュ動作が停止
してしまうのでダイナミックＲＡＭの記憶内容が保持さ
れないことになる。

【００５７】本実施の形態２では、ＬＳＩ１０４（ＬＳ
Ｉ１２０）上に付加回路を追加し、ダイナミックＲＡＭ
を備えるＬＳＩ１０４をデバッグする時にダイナミック
ＲＡＭの記憶内容が保持されるようにする。

【００５８】まず、第1の例として、図４を用いて実際
に製品となる段階でダイナミックＲＡＭの外付けが必要
なＬＳＩを解析する場合について説明する。図４は、実
施の形態２において、ダイナミックＲＡＭが外付された
ＬＳＩ１２０ａを解析するデバッグシステムを示す一構
成例を示す図である。

【００５９】図４において実施の形態１と異なる点は、
デバッグ対象であるＬＳＩ１２０ａ（ＬＳＩ１０４）に
外付けされたダイナミックＲＡＭと、ＬＳＩ１２０ａの
内部に、前記ダイナミックＲＡＭのメモリをコントロー
ルするダイナミックＲＡＭ制御回路４０１とを備えてい
るところである。

【００６０】本来ＬＳＩ１２０ａにはダイナミックＲＡ
Ｍが外付けされるが、本実施の形態２のデバッグシステ
ムにおいては、図４に示すように、デバッグの対象とな
るＬＳＩ１０４（ＬＳＩ１２０ａ）に実際にダイナミッ
クＲＡＭを外付けせず、スタティックＲＡＭ４０３を外
付けしてシステムを構成する。また、スタティックＲＡ
Ｍ４０３とダイナミックＲＡＭの端子機能との違いは、
外部からダイナミックＲＡＭとして見えるようにデータ
変換するＩ／Ｆ変換回路４０２をスタティックＲＡＭ４
０３の周囲に実装することで吸収する。

【００６１】また、ユーザが前記ＬＳＩ１２０ａに対し
てデバッグを行う場合の、本実施の形態２におけるデバ
ッグシステムの動作については、ダイナミックＲＡＭの
代わりにスタティックＲＡＭを用いているためリフレッ
シュ動作が必要なく、実施の形態１のデバッグ動作と同
様にしてＬＳＩ１２０ａを解析することができる。

【００６２】次に第２の例として、図５、図６を用いて
ダイナミックＲＡＭをＬＳＩ内部に備えるＤＲＡＭ混載
ＬＳＩを解析する場合について説明する。図５は本実施
の形態２において、ＤＲＡＭ混載ＬＳＩ１２０ｂをデバ
ッグするデバッグシステムの一構成例を示す図であり、
図６は本実施の形態２における、ＤＲＡＭ混載ＬＳＩに
対してデバッグを行う場合の、デバッグ用ＤＲＡＭ制御
付加回路におけるタイミングを示した図である。

【００６３】図５において、４１２はダイナミックＲＡ
Ｍであり、４１１は本デバッグシステムの通常状態とデ
バッグ状態とにおいて、ダイナミックＲＡＭ４１２に対
して入力されるアクセス信号を切り換える切替回路であ
り、４１３はダイナミックＲＡＭ制御回路４０１から出
力されたＤＲＡＭアクセス信号４１０からダイナミック
ＲＡＭ４１２のＡＣスペックを満足する実ＡＣタイミン
グＤＲＡＭアクセス信号４１４を作成し、且つダイナミ
ックＲＡＭ４１２に対するリフレッシュ信号４１６を生
成するデバッグ用ＤＲＡＭ付加回路である。また、前記
デバッグ用ＤＲＡＭ付加回路４１３は、ＬＳＩ１２０ｂ
の内部動作スピードを低くしたときの影響や、実施の形
態１において説明したデバッグ状態におけるＬＳＩ１２
０ｂの一時停止状態の影響をダイナミックＲＡＭ４１２
が受けないように、デバック制御分１１１からダイナミ
ック回路動作用クロック４１５の供給を受けている。

【００６４】次に、図５、図６を用いて、ユーザがＤＲ
ＡＭ混載ＬＳＩ１２０ｂに対してデバッグを行う場合
の、本実施の形態２におけるデバッグシステムの動作に
ついて説明する。まず、ＤＲＡＭ混載ＬＳＩ１２０ｂの
通常の動作状態においては、ダイナミックＲＡＭ制御回
路４０１から出力されたＤＲＡＭアクセス信号４１０が
切替回路４１１を介してダイナミックＲＡＭ４１２に出
力され、メモリをコントロールしている。

【００６５】一方、本実施形態２のＤＲＡＭ混載ＬＳＩ
１２０ｂのデバッグ状態においては、ダイナミックＲＡ
Ｍ制御回路４０１から出力されたＤＲＡＭアクセス信号
４１０が、一度デバッグ用ＤＲＡＭ制御付加回路４１３
に入り、実ＡＣタイミングＤＲＡＭアクセス信号４１４
に変換された後、切替回路４１１を介してダイナミック
ＲＡＭ４１２に出力される。また、ダイナミックＲＡＭ
制御回路４０１の動作クロックと、デバッグ用ＤＲＡＭ
制御付加回路４１３の動作クロックであるダイナミック
回路動作用クロック４１５とは異なる周波数であり、ダ
イナミックＲＡＭ制御回路４０１の動作クロックは、ダ
イナミック回路動作用クロック４１５に比べて数倍低い
ものである。よって、図６においてはＤＲＡＭアクセス
信号４１０が実ＡＣタイミングＤＲＡＭアクセス信号４
１４より数倍遅いクロックで動作しているので、１回の
ＤＲＡＭリードにかかる時間も遅くなっている。

【００６６】以下、図６を用いて、本実施の形態２にお
いてＤＲＡＭ混載ＬＳＩ１２０ｂをデバッグする際、デ
バッグ用ＤＲＡＭ制御付加回路４１３がＤＲＡＭアクセ
ス信号４１０を受けて、実ＡＣタイミングＤＲＡＭアク
セス信号４１４を出力する動作について説明する（以下
の動作〜は図６の〜に対応している）。

【００６７】 ダイナミックＲＡＭ制御回路４０１が
ＤＲＡＭリード動作を開始し、ＤＲＡＭアクセス信号４
１０を出力する。 デバッグ用ＤＲＡＭ制御付加回路４１３が、ＤＲＡ
Ｍアクセス信号４１０を受けて、実ＡＣタイミングＤＲ
ＡＭアクセス信号４１４を出力し、ＤＲＡＭリード動作
を完了する。 デバッグ用ＤＲＡＭ制御付加回路４１３が、ダイナ
ミックＲＡＭ４１２をリフレッシュするためのＲＥＦ信
号４１６を出力する。 ダイナミックＲＡＭ制御回路４０１の、ＤＲＡＭリ
ード動作が完了する。この時、ダイナミックＲＡＭ４１
２の読み出しデータとして、でデバッグ用ＤＲＡＭ制
御付加回路４１３が読み出したデータが渡される。 デバッグシステムがポーズ状態に入っても、デバッ
グ用ＤＲＡＭ制御付加回路４１３が必要な周期ごとに、
ダイナミックＲＡＭ４１２をリフレッシュするためのＲ
ＥＦ信号４１６を出力する。

【００６８】以上のことより、本実施の形態２における
デバッグシステムは、デバッグの対象であるＬＳＩが、
ＤＲＡＭ外付けする必要のあるＬＳＩや、ＤＲＡＭ混載
ＬＳＩであっても、上述のように必要な回路を付加する
ことにより、デバッグシステムのポーズ状態によってダ
イナミックＲＡＭ４１２内の記憶内容が抹消されること
なく、デバッグを行うことができる。

【００６９】（実施の形態３）以下に、本発明の請求項
４に記載されている、実施の形態３について説明する。
現在の開発環境では、内部の論理回路の動作を同時に観
測できるのは、モニタ端子として使用しているデバッグ
用端子の本数に限られているため、断片的な情報しか得
られず、ロジックアナライザなどの測定装置で観測して
ＬＳＩ内部の動きを推察するのみであった。そこで、本
実施の形態３では、この課題の解決を図っている。

【００７０】まず、図７を用いて、本実施の形態３にお
けるデバッグシステムの構成を説明する。図７は、実施
の形態３における、デバッグシステムの構成を示す図で
ある。図７において、実施の形態１で説明した図１と異
なる点は、入力信号再生部１０８が入力信号再生のポー
ズ機能をもっていない点と、ＬＳＩ１２０（ＬＳＩ１０
４）の内部に内部アクセス回路１２８、バス切替回路１
２９をもたず、代わりに内部モニタ回路５０１、およ
び、モニタ信号キャプチャ部５０２、内部状態蓄積部５
０３を持つ点である。

【００７１】内部モニタ回路５０１は、一般的に４本程
度であるデバッグ用端子をモニタ端子として使用してお
り、例えば、ＬＳＩ内部論理回路の中に、動作を監視し
たい個所が４０箇所あったとすると、この４０箇所の動
きを４本の端子で切り替えて外部に出力するものであ
る。

【００７２】モニタ信号キャプチャ部５０２は、その内
部モニタ回路５０１からのモニタ信号をキャプチャする
ものである。内部状態蓄積部５０３は、モニタ信号キャ
プチャ部５０２からのモニタ信号を蓄積するものであ
り、これにより内部状態蓄積部５０３にＬＳＩ１２０内
部の遷移状態が格納できる。

【００７３】次に、図８を用いて、ユーザーがデバッグ
を行う場合の、本実施の形態３におけるデバッグシステ
ムの動作について説明する。図８は、本実施の形態３に
おける、組み込みＣＰＵ１２１のプログラムカウンタ遷
移状態を内部状態蓄積部５０３に格納する様子を模式的
に示した図である。

【００７４】(1) ユーザは、実施の形態１と同じよう
に、不具合現象をキャプチャするための前段階の手順を
実行し、不具合現象が起こった時のＬＳＩ１０４（ＬＳ
Ｉ１２０）に入力される信号を入力信号キャプチャ部１
０６でキャプチャして、入力信号蓄積部１０７に蓄えて
おく。 (2) 次に、ユーザはデバッグ制御部１１１から入力信
号再生部１０８を起動させ、入力信号蓄積部１０７に蓄
積しておいた入力信号データを再生して、再生入力信号
１０９としてＬＳＩ１２０（ＬＳＩ１０４）に加える。
この時、同時に内部モニタ回路５０１の出力端子から内
部論理回路の動きを観測する。

【００７５】ここで例えば、ＬＳＩ１２０内部の組み込
みＣＰＵ１２１のプログラムカウンタ遷移状態を観測し
たい場合を考える。 (3)まず、内部モニタ回路５０１をプログラムカウンタ
値の下位４ｂｉｔが力されるように切り替える。 (4) そして上述の(2)の操作を行い、内部モニタ回路５
０１の出力をモニタ信号キャプチャ部５０２で取りこ
み、内部状態蓄積部５０３に蓄積する。 (5) 次に、内部モニタ回路５０１をプログラムカウン
タ値の次の４ｂｉｔが出力されるように切り替え、上述
の(4)の操作を繰り返すことで、全てのプログラムカウ
ンタの遷移状態を内部状態蓄積部５０３に格納する。

【００７６】上記方法を用いれば、ＬＳＩ１２０内部に
組み込まれた命令メモリ１２６などのバスの遷移も同様
に内部状態蓄積部５０３に格納することができる。そし
て、最後にソースコードと上記方法によって得られたプ
ログラムカウンタの遷移状態とを照らし合わせて解析す
れば、ＬＳＩ１２０の内部論理回路の動作を、詳細に解
析することが可能である。

【００７７】以上のように、本実施の形態３におけるデ
バッグシステムにおいては、ＬＳＩ外部端子の限られた
モニタ端子から断片的な情報しか得られなくても、ＬＳ
Ｉ１２０（ＬＳＩ１０４）内部動作状態をＬＳＩ１２０
外部から監視できるように出力する内部モニタ回路５０
１と、その出力される信号を蓄積する内部状態蓄積部５
０３を持つことにより、ＬＳＩ１２０内部のプログラム
カウンタの遷移やメモリバスの遷移などの詳細な情報を
得ることができる。

【００７８】なお、本発明の各実施の形態におけるデバ
ッグシステムにおいては、ユーザが前段階の操作として
ＬＳＩ１０４（ＬＳＩ１２０）を実際に動作させて、そ
のＬＳＩ１０４への入力信号を取りこみ、入力信号情報
を入力信号蓄積部１０７に格納している。しかし、入力
信号情報をＬＳＩ１０４の入力信号から取り込まず、Ｌ
ＳＩ１０４の動作状態を想定してＬＳＩ１０４へ入力す
るデータ、タイミングを自動的に生成するツールなどを
用意し、その入力信号情報を入力信号蓄積部１０７に格
納してＬＳＩ１０４のデバッグを行っても良い。これに
より、実際の動作ではあり得ない入力信号パターンがＬ
ＳＩ１０４に加わっても、ＬＳＩ１０４が異常な状態に
陥ることがないか、といったより厳しいテストや解析が
行える。

【００７９】

【発明の効果】本発明の請求項１記載のデバッグシステ
ムによれば、大規模なハードウェアの中にマイクロプロ
セッサや命令メモリ、キャッシュメモリなどが組み込ま
れたシステムＬＳＩのデバッグや不具合解析に用いられ
るデバッグシステムであって、前記ＬＳＩへの入力信号
の全てあるいは一部を取り込んで入力信号情報として蓄
積する信号蓄積手段と、前記信号蓄積手段からの入力信
号情報を再生、または該信号の再生を一時停止する信号
再生手段と、前記ＬＳＩの内部回路として、内部動作状
態の読み込みや内部動作状態の書き換えを行う内部状態
操作手段とを備え、前記信号再生手段により再生された
前記信号を前記ＬＳＩに加えて動作させ、かつ、前記信
号再生手段により前記信号の再生を一時停止している時
に、前記内部状態操作手段により前記ＬＳＩ内部の状態
の読み込みや書き換え操作を行うようにしたので、わず
かな回路を予めＬＳＩの中に搭載しておくだけで、ＩＣ
Ｅがもつ機能とほぼ同等の機能を備えたデバッグシステ
ムを実現できる。

【００８０】また、本発明の請求項２記載のデバッグシ
ステムによれば、請求項１記載のデバッグシステムにお
いて、前記ＬＳＩは、ダイナミックＲＡＭが外付けされ
たＬＳＩであり、前記ダイナミックＲＡＭは、 スタテ
ィックＲＡＭの周囲にＩ／Ｆ変換回路を実装してなるも
のであるようにしたので、デバッグ対象であるＬＳＩが
実際製品とする際にダイナミックＲＡＭを外付けする必
要のあるものでも、デバッグ状態中に前記ＬＳＩがポー
ズ状態になってもダイナミックＲＡＭの記憶内容を保持
できるデバッグシステムを実現できる。

【００８１】また、本発明の請求項３記載のデバッグシ
ステムによれば、請求項１記載のデバッグシステムにお
いて、前記ＬＳＩは、ダイナミックＲＡＭ混載ＬＳＩで
あり、前記ダイナミックＲＡＭ混載ＬＳＩの内部回路と
して、該ＬＳＩの動作クロックより速いクロックの供給
を外部端子から受けて動作するデバッグ用ＤＲＡＭ制御
付加回路をさらに備えるようにしたので、デバッグ対象
であるＬＳＩがダイナミックＲＡＭ混載ＬＳＩの場合で
も、デバッグ状態中に前記ＬＳＩがポーズ状態になって
もダイナミックＲＡＭの記憶内容を保持できるデバッグ
システムを実現できる。

【００８２】また、本発明の請求項４記載のデバッグシ
ステムによれば、大規模なハードウェアの中にマイクロ
プロセッサや命令メモリ、キャッシュメモリなどが組み
込まれたシステムＬＳＩのデバッグや不具合解析に用い
られるデバッグシステムであって、前記ＬＳＩへの入力
信号の全てあるいは一部を取りこんで入力信号情報とし
て蓄積する信号蓄積手段と、前記信号蓄積手段からの入
力信号情報を再生する信号再生手段と、前記ＬＳＩの内
部回路として、内部動作状態を前記ＬＳＩ外部において
監視するよう出力する内部状態モニタ手段と、前記内部
状態モニタ手段から出力される信号を取り込んで蓄積す
る内部状態蓄積手段を備え、前記信号再生手段により再
生された前記信号を前記ＬＳＩに加えて動作させ、か
つ、前記内部状態モニタ手段の出力状態の切り替えと前
記信号再生手段による前記信号の再生を繰り返しなが
ら、前記ＬＳＩ内部の詳細な動きの情報を分けて前記内
部状態蓄積手段に蓄積していき、最後にまとめて解析を
行うことで、前記ＬＳＩ内部のプログラムカウンタの遷
移やメモリバスの遷移などの情報を復元するようにした
ので、外部端子数の都合上、内部論理回路の観測が困難
であったＬＳＩにおいても、多数の内部ポイントの同時
観測が可能になる。

【００８３】また、本発明の請求項５記載のデバッグシ
ステムによれば、請求項１記載のデバッグシステムにお
いて、前記信号蓄積手段の中に格納する入力信号情報を
前記ＬＳＩへの入力信号から取り込まず、前記ＬＳＩの
動作状態を想定して前記ＬＳＩへの入力信号を生成する
入力信号生成手段からの入力信号情報を前記信号蓄積手
段に蓄積するようにしたので、実際の動作だけでなく、
より厳しい条件でのテストや解析をすることができる。

【００８４】また、本発明の請求項６記載のデバッグシ
ステムによれば、請求項２または請求項３記載のデバッ
グシステムにおいて、前記信号蓄積手段の中に格納する
入力信号情報を前記ＬＳＩへの入力信号から取り込ま
ず、前記ＬＳＩの動作状態を想定して前記ＬＳＩへの入
力信号を生成する入力信号生成手段からの入力信号情報
を前記信号蓄積手段に蓄積するようにしたので、実際の
動作だけでなく、より厳しい条件でのテストや解析をす
ることができる。

【００８５】また、本発明の請求項７記載のデバッグシ
ステムによれば、請求項４記載のデバッグシステムにお
いて、前記信号蓄積手段の中に格納する入力信号情報を
前記ＬＳＩへの入力信号から取り込まず、前記ＬＳＩの
動作状態を想定して前記ＬＳＩへの入力信号を生成する
入力信号生成手段からの入力信号情報を前記信号蓄積手
段に蓄積するようにしたので、実際の動作だけでなく、
より厳しい条件でのテストや解析をすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるデバッグシステ
ムを模式的に示す図である。

【図２】本発明の実施の形態１における入力信号蓄積部
において格納された入力信号情報の例を示す図及びその
波形図である。

【図３】本発明の実施の形態１における入力信号再生部
における再生された入力信号の例を示す波形図である。

【図４】本発明の実施の形態２における、ダイナミック
ＲＡＭが外付けされたＬＳＩをデバッグする場合の、デ
バッグシステムを示す図である。

【図５】本発明の実施の形態２における、ダイナミック
ＲＡＭ混載ＬＳＩをデバッグする場合の、デバッグシス
テムを示す図である。

【図６】本発明の実施の形態２における、ダイナミック
ＲＡＭ混載ＬＳＩをデバッグする場合の、デバッグ用Ｄ
ＲＡＭ制御付加回路がＤＲＡＭアクセス信号を受けて、
ＡＣタイミングＤＲＡＭアクセス信号を出力して動作す
るタイミングを示す図である。

【図７】本発明の実施の形態３におけるデバッグシステ
ムを模式的に示す図である。

【図８】本発明の実施の形態３におけるＬＳＩ内部解析
例を示す図表である。

【図９】従来のデバッグシステムの第１の例としてオン
・チップ・デバッグ機能を備えたＬＳＩデバッグシステ
ムを模式的に示す図である。

【図１０】従来のデバッグシステムの第２の例としてシ
ミュレーションモデルの一例を模式的に示した図であ
る。

【図１１】従来のデバッグシステムの第３の例としてシ
ミュレーションによるデバッグシステムを模式的に示す
図である。

【符号の説明】

１０１ ターゲットシステム １０２ ターゲットボード １０３ 機構ユニット １０４ ＬＳＩ １０５ 信号観測用プローブ １０６ 入力信号キャプチャ部 １０７ 入力信号蓄積部 １０８ 入力信号再生部 １０９ 再生入力信号 １１１ デバッグ制御部 １１２ デバッグシリアル通信信号 １１５ フロントエンドプロセッサ用ＬＳＩ １１６ １チップマイコン １１７ ＲＦ信号 １１８ ディスク再生信号 １１９ ディスク再生クロック信号 １２０，１２０ｂ ＬＳＩ １２１ 組み込みＣＰＵ １２２ Ｉ／Ｏインターフェース １２３ 専用信号処理回路 １２４ ＤＭＡコントローラ １２５ データメモリ １２６ 命令メモリ １２７ システムバス １２８ 内部アクセス回路 １２９ バス切替回路 １３０ バス切替信号 １４０ 入力信号再生カウンタ １４１ ポーズ時刻指定レジスタ １４２ ポーズ信号 １４３ ポーズ解除信号 ４０１ ダイナミックＲＡＭ制御回路 ４０２ Ｉ／Ｆ変換回路 ４０３ スタティックＲＡＭ ４１０ ＤＲＡＭアクセス信号 ４１１ 切替回路 ４１２ ダイナミックＲＡＭ ４１３ デバッグ用ＤＲＡＭ制御付加回路 ４１４ 実ＡＣタイミングＤＲＡＭアクセス信号 ４１５ ダイナミック回路動作用クロック ４１６ ＲＥＦ信号 ５０１ 内部モニタ回路 ５０２ モニタ信号キャプチャ部 ５０３ 内部状態蓄積部 ７０１ ＣＰＵコア ７０２ デバッグ専用回路 ７０３ トレースアナライザ ７０４ デバッグ専用バス ８０１ １チップシミュレーション環境 ８０２ ＬＳＩハードウェア記述 ８０３ ディスク再生信号モデル ８０４ リードチャネルデータ ８０５ リードチャネルクロック ８０６ システムコントローラモデル ８０７ 復調回路 ８０８ ＤＭＡ／バス制御回路 ８０９ ワークメモリモデル ８１０ エラー訂正回路 ８１１ ホスト転送回路 ８１２ ＣＰＵ ８１３ 命令メモリ ８１４ データメモリ ８１５ ホストＰＣモデル ８１６ コマンド １／Ｆ ９０１ ターゲットシステム ９０２ プローブユニット ９０３ シミュレーションモデル ９１１ 非同期Ｉ／Ｏインターフェース ９１２ メインメモリ ９１３ プローブユニット用ソケット ９１４ バス ９２１ ＣＰＵ ９２２ 入力信号スヌープユニット ９２３ トレースメモリ ９３１ ＣＰＵ ９３２ 入力信号再生ユニット ９３３ メインメモリ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA07 AB01 AB20 AC08 AG02 AG03 AK02 AK15 5B042 GA13 GC03 HH03 HH23 MC05 MC07 5B048 AA12 AA20 BB03 DD08 DD10 FF03 5B062 AA08 CC01 DD01 JJ07 JJ08

Claims (7)

【特許請求の範囲】
1. 【請求項１】 大規模なハードウェアの中にマイクロプ
   ロセッサや命令メモリ、キャッシュメモリなどが組み込
   まれたシステムＬＳＩのデバッグや不具合解析に用いら
   れるデバッグシステムであって、 前記ＬＳＩへの入力信号の全てあるいは一部を取り込ん
   で入力信号情報として蓄積する信号蓄積手段と、 前記信号蓄積手段からの入力信号情報を再生、または該
   信号の再生を一時停止する信号再生手段と、 前記ＬＳＩの内部回路として、内部動作状態の読み込み
   や内部動作状態の書き換えを行う内部状態操作手段とを
   備え、 前記信号再生手段により再生された前記信号を前記ＬＳ
   Ｉに加えて動作させ、かつ、前記信号再生手段により前
   記信号の再生を一時停止している時に、前記内部状態操
   作手段により前記ＬＳＩ内部の状態の読み込みや書き換
   え操作を行う、 ことを特徴とするデバッグシステム。
2. 【請求項２】 請求項１記載のデバッグシステムにおい
   て、 前記ＬＳＩは、ダイナミックＲＡＭが外付けされたＬＳ
   Ｉであり、 前記ダイナミックＲＡＭは、 スタティックＲＡＭの周
   囲にＩ／Ｆ変換回路を実装してなるものである、 ことを特徴とするデバッグシステム。
3. 【請求項３】 請求項１記載のデバッグシステムにおい
   て、 前記ＬＳＩは、ダイナミックＲＡＭ混載ＬＳＩであり、 前記ダイナミックＲＡＭ混載ＬＳＩの内部回路として、
   該ＬＳＩの動作クロックより速いクロックの供給を外部
   端子から受けて動作するデバッグ用ＤＲＡＭ制御付加回
   路をさらに備える、 ことを特徴とするデバッグシステム。
4. 【請求項４】 大規模なハードウェアの中にマイクロプ
   ロセッサや命令メモリ、キャッシュメモリなどが組み込
   まれたシステムＬＳＩのデバッグや不具合解析に用いら
   れるデバッグシステムであって、 前記ＬＳＩへの入力信号の全てあるいは一部を取りこん
   で入力信号情報として蓄積する信号蓄積手段と、 前記信号蓄積手段からの入力信号情報を再生する信号再
   生手段と、 前記ＬＳＩの内部回路として、内部動作状態を前記ＬＳ
   Ｉ外部において監視するよう出力する内部状態モニタ手
   段と、 前記内部状態モニタ手段から出力される信号を取り込ん
   で蓄積する内部状態蓄積手段を備え、 前記信号再生手段により再生された前記信号を前記ＬＳ
   Ｉに加えて動作させ、かつ、前記内部状態モニタ手段の
   出力状態の切り替えと前記信号再生手段による前記信号
   の再生を繰り返しながら、前記ＬＳＩ内部の詳細な動き
   の情報を分けて前記内部状態蓄積手段に蓄積していき、
   最後にまとめて解析を行うことで、前記ＬＳＩ内部のプ
   ログラムカウンタの遷移やメモリバスの遷移などの情報
   を復元する、 ことを特徴とするデバッグシステム。
5. 【請求項５】 請求項１記載のデバッグシステムにおい
   て、 前記信号蓄積手段の中に格納する入力信号情報を前記Ｌ
   ＳＩへの入力信号から取り込まず、前記ＬＳＩの動作状
   態を想定して前記ＬＳＩへの入力信号を生成する入力信
   号生成手段からの入力信号情報を前記信号蓄積手段に蓄
   積する、 ことを特徴とするデバッグシステム。
6. 【請求項６】請求項２または請求項３記載のデバッグシ
   ステムにおいて、 前記信号蓄積手段の中に格納する入力信号情報を前記Ｌ
   ＳＩへの入力信号から取り込まず、前記ＬＳＩの動作状
   態を想定して前記ＬＳＩへの入力信号を生成する入力信
   号生成手段からの入力信号情報を前記信号蓄積手段に蓄
   積する、 ことを特徴とするデバッグシステム。
7. 【請求項７】 請求項４記載のデバッグシステムにおい
   て、 前記信号蓄積手段の中に格納する入力信号情報を前記Ｌ
   ＳＩへの入力信号から取り込まず、前記ＬＳＩの動作状
   態を想定して前記ＬＳＩへの入力信号を生成する入力信
   号生成手段からの入力信号情報を前記信号蓄積手段に蓄
   積する、 ことを特徴とするデバッグシステム