JPH02242475A - 多層印刷配線板の配線ラインチェック方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線設計支援システムに関し、特に、多層印
刷配線板のための配線設計情報が論理ピン結線指示情報
の指示のとおりに正しく作成されていることを、コンピ
ュータによりチェックする方法に関する。

〔従来の技術〕

印刷配線板の配線設計を支援するコンピュータシステム
は、公知であり、その−例は、情報処理学会設計自動化
研究会資料２９−３．ｒＰＣＢパターンエディタのパソ
コン化Ｊ　　（１９５８年１１月１９日）に示されてい
る。配線設計支援システムが備えるべき機能の−っに、
配線設計が論理ピン結線指示情報の指示するとおりに正
しくなされているか否かをチェックする機能がある。

多層印刷配線板の配線ラインは数千本にも及ぶため、配
線ラインの設計ミスをチェックする作業は、非常に面倒
であり、かつ、時間を要する。多層印刷配線板には、搭
載部品の種類によって、全層貫通穴明けされている箇所
、ペア層となる層のみ貫通穴明けされている箇所、基板
表面層に部品取付用のランドのみ設けられている箇所等
がある。

したがって、同一座標点に配線ラインと信号ピンが存在
しても、配線ラインの層と信号ピンの接続層の層温が一
致しない限り接続なしと判定する処理が、必要である。

従来、上記の判定処理は、配線ラインの層温をキーとし
て信号ピン、スルーホールの貫通層名を探索することに
よって実現するのが、−船釣であった・ 〔発明が解決しようとする課題〕 前述した従来の判定処理では、配線ライン上のすへての
座標点において、配線ラインの層温と一致する層温が信
号ピン、スルーホールに接続された層の中に存在するか
否かを調べる必要があり、そして、配線ラインチェック
のすべての項目について、このような層温の比較が行わ
れる。そのため、非常に多数のプログラムステップと長
い処理時間が必要である。

本発明の目的は、前記の判定処理を簡潔化して、プログ
ラムステップ数と処理時間を短縮し、しかも、チェック
洩れをなくして、それにより、改良された配線設計支援
システムを提供することにある。

〔課題を解決するための手段〕

本発明による配線ラインチェック方法は、多層印刷配線
板上で一つの配線ラインにより相互接続される一群の信
号ピン、スルーホールのそれぞれについて、それと各配
線層の間の接続の存在をその配線層に対応する位置のビ
ットの特定の値（例えばＩＩ　Ｉ　ＩＩ　）で表わす第
１コードを、配線経路設計情報に基づいて生成するステ
ップと、前記各信号ピン、スルーホールの座標とそれに
対応する前記第１コードとを関連付けて保持するテーブ
ルを生成するステップと、前記配線ラインの各経路座標
点における使用配線層を前記第１コードと同形式で表わ
す第２コートを、前記配線経路設計情報に基づいて生成
するステップと、前記テーブルを探索して、前記各経路
座標点の前記第２コートをこの経路座標点の座標と等し
い座標に関連付けられた前記第１コードと比較（例えば
ビット位置ごとの論理積を作成）し、両コードの同一位
置のビットの値が前記特定の値を持つ（例えば論理積が
”１”）か否かによって、この座標点において前記配線
ラインが前記信号ピン、スルーホールに接続されるか否
かを判定するステップとを含む。

〔作用〕

前記の方法によれば、各信号ピン、スルーホールと各配
線層との接続の有無は、第１コード中の各層に対応する
ビット位置の”１ｎ、ｒ″ＯＩＴで表わされ、配線ライ
ンの各経路座標点での配線層も同形式の第２コートで表
わされ、そして、各配線ピン、スルーホールと配線ライ
ンの間の接続の有無は、このようなコードの間の１回の
簡単な論理演算によってチェックされる。したがって、
層温をキーとして信号ピン、スルーホールの貫通層名を
探索する従来の方法と比較して、プログラムステップ数
が大幅に低減される。

なお、配線板の同一座標点に、表面搭載のピン、裏面搭
載のピン、複数のスルーホール等が同時に存在すること
がありうるが、それらはテーブル中に異なるコードで入
っている。したがって、信号ピン、スルーホールの探索
の誤りや洩れが生じる恐れはない。

〔実施例〕

第２図は、本発明を実行するシステムの一例の概要を示
す。このシステムは、配線ラインチェック処理を行う配
線設計支援システム２１と、論理設計者の作成した論理
ピン結線指示情報を格納している配線指示情報ファイル
２２と、配線板上に形成されるべき配線ラインの接続経
路を表わす経路情報を格納している配線結果情報ファイ
ル２３と、配線ラインのチェックの結果を出力するりス
ト出力装置２４とからなる。論理ピン結線指示情報と経
路情報において、論理設計者が接続を指示した各信号ピ
ン群の情報と、各配線ライン経路の情報とには、識別情
報として信号名が与えられており、各信号ピン群情報と
各経路情報は、信号名をキーとして検索することができ
る。

第１図は、本発明による配線ラインチェック方法の一実
施例を、フローチャートで示す。この方法は、大別する
と、結線指示情報ファイル２２と配線結果情報ファイル
２３とから、配線ラインチェックに必要な情報を抽出す
る処理段階と、配線層構成をコート化する段階と、配線
ラインを追跡して、それと信号ピン、スルーホールとの
接続の有無をチェックする処理段階とからなる。以下、
各段階を詳述する。

最初に、配線指示情報ファイル（第２図２２）から、一
つの信号名で識別される信号ピン群の座標を抽出する（
ステップ１０１）。次に、配線結果情報ファイル（第２
図２３）から、該当信号名の信号ピン、スルーホールの
座標と貫通層温、及び配線ラインの経路座標と層温とを
抽出する（ステップ１０２）。

次いで、各信号ピン、スルーホールの接続層構成をコー
ド化する（ステップ１０３）。各配線層には、第３図に
示すように２値コードが割当てられ、複数の層の存在は
、それらの層のコードの論理和で与えられる。第４図は
、信号ピン、スルーホールの接続層構成を表わす２値コ
ードを示す。

第８図において、符号３１〜３４は配線ラインを示し、
第４図において、符号４１は信号ピンを示し、４２はス
ルーホールを示す。このコードと座標を、信号ピン・ス
ルーホール情報テーブル（第５図）に登録する（ステッ
プ１０４）。同様にして、この配線ラインの各経路座標
点における配線層をコード化する（ステップ１０５）。

しかる後、配線ラインの始点から始めて、一つの経路座
標をキーに信号ピン・スルーホール情報テーブルを探索
し、キーが一致するレコードの有無を調べる（ステップ
１０６，１０７）。一致するレコードがあれば、それの
コートとこの経路座標のコードの論理積を求め、結果が
″オール０′″のときは、信号ピン・スルーホール情報
テーブルの探索に戻る（ステップ１０８．’１０９）。

他方、結果中のあるビットがｌｌｌＴｌのときは、この
座標点で結線が支持された信号ピンがあるか否かをチェ
ックし、そのうな信号ピンがなければ、この信号ピンに
関する不当接続エラーのメツセージを出力する（ステッ
プ１１０，１１１）。

次に、配線ラインの次の経路座標を探索キーにセラ１−
シ、探索を再開する（ステップ１１２）。

配線ラインの経路が終点に到達すれば、結線指示がなさ
れた信号ピンのすべてがチェックされ終わったかを調べ
、すべてがチェック済みならば処理を終了し、まだチェ
ックされていない信号ピンがあれば、その信号ピンに関
する未接続エラーのメツセージを出力する（ステップ１
１３，１１４゜１１５）。

第６図は、第５図の信号ピン・スルーホール情報テーブ
ルに対応する配線ラインを持つ配線板の断面図である。

この図において、符号５１〜５６は搭載部品を示し、５
７は印刷配線板を示し、５８〜６０はスルーホールを示
し、６１〜６６は信号ピンを示し、６７は配線ラインの
始点を示し、６８は配線ラインの終点を示す。

いま、この配線ラインに本来接続されるべき信号ピンを
、搭載部品５１，５２，５３，５４．５６に接続された
ピンとする。配線ラインの始点６７から配線ラインの終
点６８に向けて、第１図のフローチャートに従って配線
ラインを追跡すると、ステップ１１０，１１１において
、搭載部品５５の信号ピンの不当接続エラーが検出され
、ステップ１１４，１１５において、搭載部品５６の信
号ピンの未接続エラーが検出される。

本発明に基づくプログラムは、配線ラインチェックの各
種項目のためのプログラムで共用することができる。

以上、具体的な実施例に関して本発明を説明したが、本
発明が前記実施例に限定されるものではなく、その要旨
の範囲内で多くの変更が可能なことはいうまでもない。

〔発明の効果〕

本発明によれば、配線設計支援システムにおいて、配線
ラインチェックに要するプログラムステップ数を、従来
のものの７０％程度に低減することができ、また、高密
度しこ実装された多層印刷配線板の配線ラインの設計ミ
スを、洩れなく指摘することができる。更に、本発明に
よるチェックプログラムを各種項目の配線ラインチェッ
クプログラムで共用すれば、−層著しいプログラムステ
ップの節減が可能である。

【図面の簡単な説明】

第１図は本発明の一実施例にかかる配線ラインチェック
システムの処理の流れを示すフローチャート、第２図は
本発明の実行に用いられる配線設計支援システムの一例
を示すブロックダイヤグラム、第３図は配線ラインの存
在層とコードの関係を示す図、第４図は信号ピン、スル
ーホールの接続層構成とコードの関係を示す図、第５図
は信号ピン・スルーホール情報テーブルの一例髪示す図
、第６図は第５図のテーブルに対応する配線ラインを持
つ多層印刷配線板の断面図である。 ２１・・配線設計支援システム、２２・・・論理ピン結
線指示情報のファイル、２３・配線ライン経路設計情報
のファイル、１０３　・第１コード生成ステツプ、１０
４　・テーブル生成ステップ、１０５第２コード生成ス
テツプ、１０６〜１０９・・・接続判定ステップ

Claims (1)

【特許請求の範囲】
1. １．多層印刷配線板の配線設計を配線設計支援コンピュ
   ータシステムによりチェックする過程において、前記配
   線板上で一つの配線ラインにより相互接続される一群の
   信号ピン，スルーホールのそれぞれについて、それと各
   配線層の間の接続の存在をその配線層に対応する位置の
   ビットの特定の値で表わす第１コードを、配線経路設計
   情報に基づいて生成するステップと、前記各信号ピン，
   スルーホールの座標とそれに対応する前記第１コードと
   を関連付けて保持するテーブルを生成するステップと、
   前記配線ラインの各経路座標点における使用配線層を前
   記第１コードと同形式で表わす第２コードを、前記配線
   経路設計情報に基づいて生成するステップと、前記テー
   ブルを探索して、前記各経路座標点の前記第２コードを
   この経路座標点の座標と等しい座標に関連付けられた前
   記第１コードと比較し、両コードの同一位置のビットの
   値が前記特定の値を持つか否かによってこの座標点にお
   いて前記配線ラインが前記信号ピン，スルーホールに接
   続されるか否かを判定するステップとを含む、配線ライ
   ンチェック方法。