JPH05142280A - テストパターン作成方法 - Google Patents
テストパターン作成方法Info
- Publication number
- JPH05142280A JPH05142280A JP3306471A JP30647191A JPH05142280A JP H05142280 A JPH05142280 A JP H05142280A JP 3306471 A JP3306471 A JP 3306471A JP 30647191 A JP30647191 A JP 30647191A JP H05142280 A JPH05142280 A JP H05142280A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- wiring
- wiring pattern
- pattern
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 テストパターンの作成範囲を特定し、論理変
更が加えられたＬＳＩまたはプリント基板のテストパタ
ーンを少ない計算機時間で作成できるテストパターン作
成方法を提供する。 【構成】 論理変更後のＬＳＩのテストパターン作成シ
ステムであって、テストパターン作成プログラム１、論
理接続情報ファイル２、配線パターン接続情報ファイル
３およびテストパターンファイル４から構成され、テス
トパターン作成プログラム１により論理接続情報ファイ
ル２および配線パターン接続情報ファイル３が読み込ま
れ、追加加工点と各配線パターン間の距離が計算された
後に、追加加工点に近い配線パターンについて論理接続
情報ファイル２をもとに補修ＬＳＩのテストパターンが
作成され、テストパターンファイル４に格納される。
更が加えられたＬＳＩまたはプリント基板のテストパタ
ーンを少ない計算機時間で作成できるテストパターン作
成方法を提供する。 【構成】 論理変更後のＬＳＩのテストパターン作成シ
ステムであって、テストパターン作成プログラム１、論
理接続情報ファイル２、配線パターン接続情報ファイル
３およびテストパターンファイル４から構成され、テス
トパターン作成プログラム１により論理接続情報ファイ
ル２および配線パターン接続情報ファイル３が読み込ま
れ、追加加工点と各配線パターン間の距離が計算された
後に、追加加工点に近い配線パターンについて論理接続
情報ファイル２をもとに補修ＬＳＩのテストパターンが
作成され、テストパターンファイル４に格納される。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩまたはプリント
基板の製造不良有無を判定するテストパターンの作成技
術に関し、特に論理変更後のＬＳＩまたはプリント基板
に供するテストパターンの効率的な作成が可能とされる
テストパターン作成方法に適用して有効な技術に関す
る。
基板の製造不良有無を判定するテストパターンの作成技
術に関し、特に論理変更後のＬＳＩまたはプリント基板
に供するテストパターンの効率的な作成が可能とされる
テストパターン作成方法に適用して有効な技術に関す
る。
【０００２】
【従来の技術】たとえば、製造されたＬＳＩまたはプリ
ント基板の機能が正常かどうかを調べる方法としては、
ＬＳＩまたはプリント基板内の信号線が０または１に固
定した故障を考え、この故障を検出するテストパターン
をＬＳＩまたはプリント基板に入力して出力値を観測
し、正常時の値か否かを判定することにより、故障があ
るかどうかを検査する故障診断技術である。また、入力
するテストパターンは、単に機能が正常かどうかをチェ
ックする以外に、故障箇所がどこに発生しているかを特
定できるように作られている。
ント基板の機能が正常かどうかを調べる方法としては、
ＬＳＩまたはプリント基板内の信号線が０または１に固
定した故障を考え、この故障を検出するテストパターン
をＬＳＩまたはプリント基板に入力して出力値を観測
し、正常時の値か否かを判定することにより、故障があ
るかどうかを検査する故障診断技術である。また、入力
するテストパターンは、単に機能が正常かどうかをチェ
ックする以外に、故障箇所がどこに発生しているかを特
定できるように作られている。
【０００３】そして、ＬＳＩまたはプリント基板は、製
造後に故障診断で作成されたテストパターンにより製造
不良の有無を検査されるが、論理変更を受けた場合に
は、テストパターンを再作成する必要がある。
造後に故障診断で作成されたテストパターンにより製造
不良の有無を検査されるが、論理変更を受けた場合に
は、テストパターンを再作成する必要がある。
【０００４】なお、故障診断に関する技術としては、た
とえば株式会社オーム社、１９８１年発行「情報処理叢
書５ 論理装置のＣＡＤ」Ｐ６４〜Ｐ６６などに記載さ
れる技術が挙げられる。
とえば株式会社オーム社、１９８１年発行「情報処理叢
書５ 論理装置のＣＡＤ」Ｐ６４〜Ｐ６６などに記載さ
れる技術が挙げられる。
【０００５】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、論理変更が加えられた場合、Ｌ
ＳＩまたはプリント基板内の信号の論理的な接続情報を
もとに、故障診断で用いるテストパターンを全信号に対
して作成するために、時間的な問題が生じている。
な従来技術においては、論理変更が加えられた場合、Ｌ
ＳＩまたはプリント基板内の信号の論理的な接続情報を
もとに、故障診断で用いるテストパターンを全信号に対
して作成するために、時間的な問題が生じている。
【０００６】たとえば、計算機の高集積化に伴いＬＳＩ
またはプリント基板内の信号数も増え、全信号に対して
テストパターンを作成するためには、大形計算機を用い
ても膨大な計算機時間が必要になってきている。
またはプリント基板内の信号数も増え、全信号に対して
テストパターンを作成するためには、大形計算機を用い
ても膨大な計算機時間が必要になってきている。
【０００７】そこで、本発明の目的は、テストパターン
の作成範囲を特定し、論理変更が加えられたＬＳＩまた
はプリント基板のテストパターンを少ない計算機時間で
作成することができるテストパターン作成方法を提供す
ることにある。
の作成範囲を特定し、論理変更が加えられたＬＳＩまた
はプリント基板のテストパターンを少ない計算機時間で
作成することができるテストパターン作成方法を提供す
ることにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、本発明のテストパターン作成方
法は、論理変更後のＬＳＩまたはプリント基板に供する
テストパターンを作成するテストパターン作成方法であ
って、論理変更により修正された配線パターン区間を含
む配線パターンと、この配線パターン区間から予め定め
た範囲内を走る配線パターンとを配線パターン接続情報
より検索するものである。
法は、論理変更後のＬＳＩまたはプリント基板に供する
テストパターンを作成するテストパターン作成方法であ
って、論理変更により修正された配線パターン区間を含
む配線パターンと、この配線パターン区間から予め定め
た範囲内を走る配線パターンとを配線パターン接続情報
より検索するものである。
【００１１】この場合に、前記予め定めた範囲を、ＬＳ
Ｉまたはプリント基板製造後の配線パターンに追加加工
を行う場合に、この追加加工を行う装置の種類毎に定め
るようにしたものである。
Ｉまたはプリント基板製造後の配線パターンに追加加工
を行う場合に、この追加加工を行う装置の種類毎に定め
るようにしたものである。
【００１２】また、本発明の他のテストパターン作成方
法は、論理変更により修正された配線パターン区間と他
の各配線パターンとの距離を配線パターン接続情報より
求め、距離の近い順に配線パターンを優先順位付けする
ものである。
法は、論理変更により修正された配線パターン区間と他
の各配線パターンとの距離を配線パターン接続情報より
求め、距離の近い順に配線パターンを優先順位付けする
ものである。
【００１３】
【作用】前記したテストパターン作成方法によれば、テ
ストパターン作成対象の配線パターン群が特定されるこ
とにより、この特定された配線パターン群に対してのみ
テストパターンを作成することができる。これにより、
誤加工の可能性がある信号も含めてテストパターン作成
対象の配線パターンを決定し、論理変更を受けた所定の
範囲内におけるテストパターンの作成が可能となる。
ストパターン作成対象の配線パターン群が特定されるこ
とにより、この特定された配線パターン群に対してのみ
テストパターンを作成することができる。これにより、
誤加工の可能性がある信号も含めてテストパターン作成
対象の配線パターンを決定し、論理変更を受けた所定の
範囲内におけるテストパターンの作成が可能となる。
【００１４】すなわち、ＬＳＩまたはプリント基板に加
える論理変更の方法によっては、論理変更により修正さ
れた配線パターン区間とこの配線パターン区間に近接す
る配線パターンに対してのみテストパターンを作成すれ
ば良い場合がある。
える論理変更の方法によっては、論理変更により修正さ
れた配線パターン区間とこの配線パターン区間に近接す
る配線パターンに対してのみテストパターンを作成すれ
ば良い場合がある。
【００１５】たとえば、製造後ＬＳＩの配線パターンに
レーザビームなどによりカット・布線などの追加加工を
行い、論理変更を実現するＬＳＩ補修では、追加加工時
の不良により加工対象となった配線パターンに発生する
固定故障を検出するテストパターンを作成する必要があ
る。
レーザビームなどによりカット・布線などの追加加工を
行い、論理変更を実現するＬＳＩ補修では、追加加工時
の不良により加工対象となった配線パターンに発生する
固定故障を検出するテストパターンを作成する必要があ
る。
【００１６】さらに、追加加工時に用いる加工装置が高
精度でも微細化された配線パターンのカット・布線を行
うことは困難であり、追加加工部分に近接する配線パタ
ーンを誤って加工してしまう可能性があるため、追加加
工部分に近接する配線パターンに対しても誤加工により
発生する固定故障を検出するテストパターンを作成する
必要がある。
精度でも微細化された配線パターンのカット・布線を行
うことは困難であり、追加加工部分に近接する配線パタ
ーンを誤って加工してしまう可能性があるため、追加加
工部分に近接する配線パターンに対しても誤加工により
発生する固定故障を検出するテストパターンを作成する
必要がある。
【００１７】しかし、他の配線パターンに対しては、Ｌ
ＳＩ補修が予め補修前のＬＳＩに対して作成されたテス
トパターンにて製造不良が無いことを確認しているＬＳ
Ｉを追加加工するものであることから、故障の無いこと
がすでに確認されているためにテストパターンを作成す
る必要がない。万一、追加加工まで固定故障を発生させ
た可能性がある時は、補修前のＬＳＩに対して作成され
たテストパターンにて再確認すれば良いことになる。
ＳＩ補修が予め補修前のＬＳＩに対して作成されたテス
トパターンにて製造不良が無いことを確認しているＬＳ
Ｉを追加加工するものであることから、故障の無いこと
がすでに確認されているためにテストパターンを作成す
る必要がない。万一、追加加工まで固定故障を発生させ
た可能性がある時は、補修前のＬＳＩに対して作成され
たテストパターンにて再確認すれば良いことになる。
【００１８】この場合に、予め定めた範囲を追加加工を
行う装置の種類毎に設定することができるので、加工の
種類毎に誤加工の可能性がある距離が異なっていても容
易に対応が可能となる。
行う装置の種類毎に設定することができるので、加工の
種類毎に誤加工の可能性がある距離が異なっていても容
易に対応が可能となる。
【００１９】また、前記した他のテストパターン作成方
法によれば、テストパターン作成対象の配線パターンが
優先順位付けされることにより、この優先順位に従って
予め定めた計算機時間まで配線パターン群に対してテス
トパターンを作成することができる。これにより、加工
装置の加工精度などから誤加工の範囲が特定できないよ
うな場合でも、計算機時間の許す限り論理変更により修
正された配線パターンに近い配線パターンから順次、テ
ストパターンの作成が可能となる。
法によれば、テストパターン作成対象の配線パターンが
優先順位付けされることにより、この優先順位に従って
予め定めた計算機時間まで配線パターン群に対してテス
トパターンを作成することができる。これにより、加工
装置の加工精度などから誤加工の範囲が特定できないよ
うな場合でも、計算機時間の許す限り論理変更により修
正された配線パターンに近い配線パターンから順次、テ
ストパターンの作成が可能となる。
【００２０】
【実施例】図１は本発明のテストパターン作成方法の一
実施例である補修ＬＳＩのテストパターン作成システム
を示す構成図、図２は本実施例が適用される素子の論理
的な接続関係を示す説明図、図３は配線パターンの接続
関係を示す説明図、図４は本実施例において、補修の誤
加工を示す説明図、図５は本実施例のテストパターン作
成システムにおいて、テストパターン作成プログラムの
動作フローを示すフローチャート図、図６は動作フロー
の説明に用いる配線パターンの接続関係を示す説明図、
図７は距離テーブルの内容の変化を示す説明図である。
実施例である補修ＬＳＩのテストパターン作成システム
を示す構成図、図２は本実施例が適用される素子の論理
的な接続関係を示す説明図、図３は配線パターンの接続
関係を示す説明図、図４は本実施例において、補修の誤
加工を示す説明図、図５は本実施例のテストパターン作
成システムにおいて、テストパターン作成プログラムの
動作フローを示すフローチャート図、図６は動作フロー
の説明に用いる配線パターンの接続関係を示す説明図、
図７は距離テーブルの内容の変化を示す説明図である。
【００２１】まず、図１により本実施例のテストパター
ン作成システムの構成を説明する。
ン作成システムの構成を説明する。
【００２２】本実施例のテストパターン作成システム
は、たとえば論理変更後のＬＳＩに供するテストパター
ンの作成システムとされ、テストパターン作成プログラ
ム１、論理接続情報ファイル２、配線パターン接続情報
ファイル３およびテストパターンファイル４から構成さ
れている。
は、たとえば論理変更後のＬＳＩに供するテストパター
ンの作成システムとされ、テストパターン作成プログラ
ム１、論理接続情報ファイル２、配線パターン接続情報
ファイル３およびテストパターンファイル４から構成さ
れている。
【００２３】そして、テストパターン作成プログラム１
により論理接続情報ファイル２および配線パターン接続
情報ファイル３の内容が読み込まれ、追加加工点と各配
線パターン間の距離が計算された後に、追加加工点に近
い配線パターンについて論理接続情報ファイル２をもと
に補修ＬＳＩのテストパターンが作成され、テストパタ
ーンファイル４に格納される。
により論理接続情報ファイル２および配線パターン接続
情報ファイル３の内容が読み込まれ、追加加工点と各配
線パターン間の距離が計算された後に、追加加工点に近
い配線パターンについて論理接続情報ファイル２をもと
に補修ＬＳＩのテストパターンが作成され、テストパタ
ーンファイル４に格納される。
【００２４】また、テストパターン作成プログラム１に
は、信号名、加工の種類および追加加工点と各配線パタ
ーン間の距離を格納する距離テーブル（配線パターン接
続情報）５が備えられ、テストパターン作成プログラム
１により作成・利用される。
は、信号名、加工の種類および追加加工点と各配線パタ
ーン間の距離を格納する距離テーブル（配線パターン接
続情報）５が備えられ、テストパターン作成プログラム
１により作成・利用される。
【００２５】さらに、論理接続情報ファイル２には、補
修後ＬＳＩを構成する素子群とこの素子群の論理的な接
続情報が格納され、また配線パターン接続情報ファイル
３には補修後ＬＳＩの配線パターンの座標情報が格納さ
れている。
修後ＬＳＩを構成する素子群とこの素子群の論理的な接
続情報が格納され、また配線パターン接続情報ファイル
３には補修後ＬＳＩの配線パターンの座標情報が格納さ
れている。
【００２６】次に、本実施例の作用について説明する。
【００２７】たとえば、製造後ＬＳＩの配線パターンに
レーザビームなどによりカット・布線などの追加加工を
行い、論理変更を実現するＬＳＩ補修について、この状
況を図２〜図４により説明する。
レーザビームなどによりカット・布線などの追加加工を
行い、論理変更を実現するＬＳＩ補修について、この状
況を図２〜図４により説明する。
【００２８】本実施例では、図２に示すように信号Ａ−
Ｐに接続する素子２０１〜２０３と、信号Ｂ−Ｐに接続
する素子２０４〜２０６のうち、素子２０３，２０６を
信号のカット２１１，２１２により切り離し、布線２２
１で素子２０４を信号Ａ−Ｐに接続する補修を行う場合
とする。
Ｐに接続する素子２０１〜２０３と、信号Ｂ−Ｐに接続
する素子２０４〜２０６のうち、素子２０３，２０６を
信号のカット２１１，２１２により切り離し、布線２２
１で素子２０４を信号Ａ−Ｐに接続する補修を行う場合
とする。
【００２９】この場合に、信号Ａ−Ｐの補修後の配線パ
ターンを立体的に示すと図３のようになり、また配線を
行う層としては、図４に示すようにＡＬ１層、ＡＬ２
層、ＡＬ３層の３層構造とする。
ターンを立体的に示すと図３のようになり、また配線を
行う層としては、図４に示すようにＡＬ１層、ＡＬ２
層、ＡＬ３層の３層構造とする。
【００３０】すなわち、ＡＬ１層にある素子２０１，２
０２，２０４は、ＡＬ１層を走る配線パターン３１１〜
３１３、ＡＬ２層を走る配線パターン３２１，３２２、
ＡＬ３層を走る配線パターン３３１、スルーホール３４
１〜３４３、および追加加工されるＡＬ３層を走る布線
２２１、接続点３５１、スルーホール３５２により接続
されている。また、接続点３５１、スルーホール３５２
は、布線２２１が配線パターン３３１，３２２と接続す
る点である。
０２，２０４は、ＡＬ１層を走る配線パターン３１１〜
３１３、ＡＬ２層を走る配線パターン３２１，３２２、
ＡＬ３層を走る配線パターン３３１、スルーホール３４
１〜３４３、および追加加工されるＡＬ３層を走る布線
２２１、接続点３５１、スルーホール３５２により接続
されている。また、接続点３５１、スルーホール３５２
は、布線２２１が配線パターン３３１，３２２と接続す
る点である。
【００３１】たとえば、カット２１１、接続点３５１に
近接する配線パターンに誤まって加工した場合には図４
のような状態となり、(a) は配線パターン３２２のカッ
ト２１１の場合に誤って近接する配線パターン４０１に
カット加工を加えてしまった例であり、また(b) は接続
点３５１によって誤って近接する配線パターン４０２に
布線加工を加えた場合である。
近接する配線パターンに誤まって加工した場合には図４
のような状態となり、(a) は配線パターン３２２のカッ
ト２１１の場合に誤って近接する配線パターン４０１に
カット加工を加えてしまった例であり、また(b) は接続
点３５１によって誤って近接する配線パターン４０２に
布線加工を加えた場合である。
【００３２】このような場合に、論理変更により修正さ
れた配線パターン３２２と、この配線パターン３２２に
近接する配線パターンに対してテストパターンを作成し
なければならないのは、信号Ａ−Ｐと配線パターン４０
１，４０２である。
れた配線パターン３２２と、この配線パターン３２２に
近接する配線パターンに対してテストパターンを作成し
なければならないのは、信号Ａ−Ｐと配線パターン４０
１，４０２である。
【００３３】続いて、実際に特定された範囲内における
テストパターンの作成を、図５のフローチャートに基づ
いて図６および図７により説明する。
テストパターンの作成を、図５のフローチャートに基づ
いて図６および図７により説明する。
【００３４】まず、処理５０１〜５０５において、補修
後ＬＳＩの配線パターンを読み込み、配線パターンを抽
出した後に各配線パターンと追加加工点間の距離を計算
し、この計算値を距離テーブル５に格納する。
後ＬＳＩの配線パターンを読み込み、配線パターンを抽
出した後に各配線パターンと追加加工点間の距離を計算
し、この計算値を距離テーブル５に格納する。
【００３５】たとえば、簡単のためにＬＳＩが、図６に
示すように信号Ａ−Ｐと信号Ｃ−Ｐおよび信号Ｄ−Ｐの
３つの信号で構成されている場合を考えると、カット２
１１と信号Ｃ−Ｐ，Ｄ−Ｐの距離はそれぞれ３，１格
子、布線２２１と信号Ｃ−Ｐ，Ｄ−Ｐの距離はそれぞれ
２，２格子である。また、信号Ａ−Ｐについては、カッ
ト・布線を含んでいるので加工点との距離は０である。
従って、処理５０１〜５０５においては、距離テーブル
５の内容が図７(a) のようになる。
示すように信号Ａ−Ｐと信号Ｃ−Ｐおよび信号Ｄ−Ｐの
３つの信号で構成されている場合を考えると、カット２
１１と信号Ｃ−Ｐ，Ｄ−Ｐの距離はそれぞれ３，１格
子、布線２２１と信号Ｃ−Ｐ，Ｄ−Ｐの距離はそれぞれ
２，２格子である。また、信号Ａ−Ｐについては、カッ
ト・布線を含んでいるので加工点との距離は０である。
従って、処理５０１〜５０５においては、距離テーブル
５の内容が図７(a) のようになる。
【００３６】さらに、処理５０６で各信号毎に最小距離
を残して削除することにより、図７(b) に示すような各
信号から加工点までの最短距離の情報が残る。また、処
理５０７で距離テーブルをソートすることにより、距離
テーブル５は図７(c) のような内容となる。
を残して削除することにより、図７(b) に示すような各
信号から加工点までの最短距離の情報が残る。また、処
理５０７で距離テーブルをソートすることにより、距離
テーブル５は図７(c) のような内容となる。
【００３７】その後、論理接続情報を読み込んでテスト
パターン作成の準備を行い、テストパターン作成プログ
ラム１が距離テーブル５の先頭より信号名を取り出し、
誤加工の可能性のある最短距離の範囲内において１信号
ずつテストパターンを作成していく（処理５０８〜５１
３）。この場合に、たとえば誤加工の可能性が加工点よ
り１格子以内であれば、信号Ａ−Ｐと信号Ｄ−Ｐについ
てテストパターンを作成する。
パターン作成の準備を行い、テストパターン作成プログ
ラム１が距離テーブル５の先頭より信号名を取り出し、
誤加工の可能性のある最短距離の範囲内において１信号
ずつテストパターンを作成していく（処理５０８〜５１
３）。この場合に、たとえば誤加工の可能性が加工点よ
り１格子以内であれば、信号Ａ−Ｐと信号Ｄ−Ｐについ
てテストパターンを作成する。
【００３８】以上のようにして、全信号線に対してテス
トパターンを作成することなく、距離テーブル５から誤
加工の可能性を考慮した最短距離の範囲内における各信
号を抽出し、この各信号に対してのみテストパターンを
作成することができる。
トパターンを作成することなく、距離テーブル５から誤
加工の可能性を考慮した最短距離の範囲内における各信
号を抽出し、この各信号に対してのみテストパターンを
作成することができる。
【００３９】従って、本実施例のテストパターン作成シ
ステムによれば、論理変更により修正された配線パター
ンを含む配線パターンと、この配線パターンから予め定
めた範囲内を走る配線パターンを検索し、誤って加工し
てしまう信号も含めてテストパターン作成対象の信号を
決定することができ、論理変更を受けた所定の範囲内に
おける修復ＬＳＩのテストパターンの作成が短時間で可
能となる。
ステムによれば、論理変更により修正された配線パター
ンを含む配線パターンと、この配線パターンから予め定
めた範囲内を走る配線パターンを検索し、誤って加工し
てしまう信号も含めてテストパターン作成対象の信号を
決定することができ、論理変更を受けた所定の範囲内に
おける修復ＬＳＩのテストパターンの作成が短時間で可
能となる。
【００４０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４１】たとえば、本実施例のテストパターン作成
システムについては、誤加工の可能性がある範囲内を走
る全信号線に対してテストパターンを作成する場合につ
いて説明したが、本発明は前記実施例に限定されるもの
ではなく、距離テーブル５の情報取り出しとテストパタ
ーンの作成を、予め定めた計算機時間に達するまで繰り
返すような場合などについても適用可能である。
システムについては、誤加工の可能性がある範囲内を走
る全信号線に対してテストパターンを作成する場合につ
いて説明したが、本発明は前記実施例に限定されるもの
ではなく、距離テーブル５の情報取り出しとテストパタ
ーンの作成を、予め定めた計算機時間に達するまで繰り
返すような場合などについても適用可能である。
【００４２】この場合には、図５の処理５１１を削除
し、処理５１３の判定文を「計算機が定めた時間に達し
たか？」に変更することにより、加工装置の加工精度か
ら誤加工の範囲が特定できないような場合でも、テスト
パターンの作成が容易に可能である。
し、処理５１３の判定文を「計算機が定めた時間に達し
たか？」に変更することにより、加工装置の加工精度か
ら誤加工の範囲が特定できないような場合でも、テスト
パターンの作成が容易に可能である。
【００４３】また、距離テーブル５には、信号名と距離
情報の他に加工の種類（カット・布線の他に穴なども可
能）も定義してあるので、加工の種類毎に誤加工の可能
性がある距離が異なっていても、予め定めた範囲を加工
装置の種類毎に定めることによって容易に対応可能であ
る。
情報の他に加工の種類（カット・布線の他に穴なども可
能）も定義してあるので、加工の種類毎に誤加工の可能
性がある距離が異なっていても、予め定めた範囲を加工
装置の種類毎に定めることによって容易に対応可能であ
る。
【００４４】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野である論理変更後のＬＳ
Ｉに用いられるテストパターンの作成システムに適用し
た場合について説明したが、これに限定されるものでは
なく、たとえばプリント基板などの他のテストパターン
作成システムについても広く適用可能である。
てなされた発明をその利用分野である論理変更後のＬＳ
Ｉに用いられるテストパターンの作成システムに適用し
た場合について説明したが、これに限定されるものでは
なく、たとえばプリント基板などの他のテストパターン
作成システムについても広く適用可能である。
【００４５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４６】(1).論理変更により修正された配線パター
ン区間を含む配線パターンと、この配線パターン区間か
ら予め定めた範囲内を走る配線パターンとを配線パター
ン接続情報より検索することにより、この検索された配
線パターン群に対してのみ製造不良の有無を判定するテ
ストパターンを作成することができるので、誤加工の可
能性を含めたテストパターン作成対象の信号線を決定
し、最小限の配線パターン群に対してのみテストパター
ンの作成が可能となる。
ン区間を含む配線パターンと、この配線パターン区間か
ら予め定めた範囲内を走る配線パターンとを配線パター
ン接続情報より検索することにより、この検索された配
線パターン群に対してのみ製造不良の有無を判定するテ
ストパターンを作成することができるので、誤加工の可
能性を含めたテストパターン作成対象の信号線を決定
し、最小限の配線パターン群に対してのみテストパター
ンの作成が可能となる。
【００４７】(2).予め定めた範囲を、ＬＳＩまたはプリ
ント基板製造後の配線パターンに追加加工を行う場合
に、この追加加工を行う装置の種類毎に定めることによ
り、加工の種類毎に誤加工の可能性がある距離が異なる
ような場合において容易に対応が可能となる。
ント基板製造後の配線パターンに追加加工を行う場合
に、この追加加工を行う装置の種類毎に定めることによ
り、加工の種類毎に誤加工の可能性がある距離が異なる
ような場合において容易に対応が可能となる。
【００４８】(3).論理変更により修正された配線パター
ン区間と他の各配線パターンとの距離を配線パターン接
続情報より求め、距離の近い順に配線パターンを優先順
位付けすることにより、この優先順位に従って予め定め
た計算機時間まで配線パターン群に対してテストパター
ンを作成することができるので、誤加工の範囲が特定で
きないような場合でも、計算機時間の許す限り、論理変
更により修正された配線パターンに近い配線パターンか
ら順次、テストパターンの作成が可能となる。
ン区間と他の各配線パターンとの距離を配線パターン接
続情報より求め、距離の近い順に配線パターンを優先順
位付けすることにより、この優先順位に従って予め定め
た計算機時間まで配線パターン群に対してテストパター
ンを作成することができるので、誤加工の範囲が特定で
きないような場合でも、計算機時間の許す限り、論理変
更により修正された配線パターンに近い配線パターンか
ら順次、テストパターンの作成が可能となる。
【００４９】(4).前記(1) 〜(3) により、テストパター
ンをＬＳＩまたはプリント基板内の全信号線に対して作
成することがないので、少ない計算機時間で短時間にテ
ストパターンの作成が可能とされるテストパターン作成
方法を得ることができる。
ンをＬＳＩまたはプリント基板内の全信号線に対して作
成することがないので、少ない計算機時間で短時間にテ
ストパターンの作成が可能とされるテストパターン作成
方法を得ることができる。
【図１】本発明のテストパターン作成方法の一実施例で
ある補修ＬＳＩのテストパターン作成システムを示す構
成図である。
ある補修ＬＳＩのテストパターン作成システムを示す構
成図である。
【図２】本実施例が適用される素子の論理的な接続関係
を示す説明図である。
を示す説明図である。
【図３】本実施例が適用される配線パターンの接続関係
を示す説明図である。
を示す説明図である。
【図４】本実施例において、補修の誤加工を示す説明図
である。
である。
【図５】本実施例のテストパターン作成システムにおい
て、テストパターン作成プログラムの動作フローを示す
フローチャート図である。
て、テストパターン作成プログラムの動作フローを示す
フローチャート図である。
【図６】本実施例において、動作フローの説明に用いる
配線パターンの接続関係を示す説明図である。
配線パターンの接続関係を示す説明図である。
【図７】本実施例において、動作フローの説明に用いる
距離テーブルの内容の変化を示す説明図である。
距離テーブルの内容の変化を示す説明図である。
１ テストパターン作成プログラム ２ 論理接続情報ファイル ３ 配線パターン接続情報ファイル ４ テストパターンファイル ５ 距離テーブル（配線パターン接続情報） ２０１〜２０６ 素子 ２１１，２１２ カット ２２１ 布線 ３１１〜３１３，３２１，３２２，３３１ 配線パター
ン ３４１〜３４３，３５２ スルーホール ３５１ 接続点 ４０１，４０２ 配線パターン Ａ−Ｐ，Ｂ−Ｐ，Ｃ−Ｐ，Ｄ−Ｐ 信号
ン ３４１〜３４３，３５２ スルーホール ３５１ 接続点 ４０１，４０２ 配線パターン Ａ−Ｐ，Ｂ−Ｐ，Ｃ−Ｐ，Ｄ−Ｐ 信号
Claims (3)
- 【請求項１】 論理変更後のＬＳＩまたはプリント基板
に供するテストパターンを作成するテストパターン作成
方法であって、前記論理変更により修正された配線パタ
ーン区間を含む配線パターンと、該配線パターン区間か
ら予め定めた範囲内を走る配線パターンとを配線パター
ン接続情報より検索し、該検索された配線パターン群に
対してのみ製造不良の有無を判定するテストパターンを
作成することを特徴とするテストパターン作成方法。 - 【請求項２】 前記予め定めた範囲を、前記ＬＳＩまた
はプリント基板製造後の配線パターンに追加加工を行う
場合に、該追加加工を行う装置の種類毎に定めることを
特徴とする請求項１記載のテストパターン作成方法。 - 【請求項３】 論理変更後のＬＳＩまたはプリント基板
に供するテストパターンを作成するテストパターン作成
方法であって、前記論理変更により修正された配線パタ
ーン区間と他の各配線パターンとの距離を配線パターン
接続情報より求め、距離の近い順に配線パターンを優先
順位付けし、該優先順位に従って予め定めた計算機時間
まで配線パターン群に対して製造不良の有無を判定する
テストパターンを作成することを特徴とするテストパタ
ーン作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306471A JPH05142280A (ja) | 1991-11-22 | 1991-11-22 | テストパターン作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306471A JPH05142280A (ja) | 1991-11-22 | 1991-11-22 | テストパターン作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05142280A true JPH05142280A (ja) | 1993-06-08 |
Family
ID=17957416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306471A Pending JPH05142280A (ja) | 1991-11-22 | 1991-11-22 | テストパターン作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05142280A (ja) |
-
1991
- 1991-11-22 JP JP3306471A patent/JPH05142280A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7032205B2 (en) | Layout and wiring system and recording medium recording the wiring method | |
| CN1342318A (zh) | 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统 | |
| WO2021249129A1 (zh) | 集成电路版图设计规则文件检查工具及检查方法 | |
| CN113591430B (zh) | 检测版图布线线网违例的方法 | |
| US20050193354A1 (en) | Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same | |
| CN117272922A (zh) | 芯片的失效分析方法、芯片设计方法、装置、设备及介质 | |
| CN116090404A (zh) | 半导体器件版图设计规则的检查方法 | |
| JP4480947B2 (ja) | 製品検査内容設定方法、製品検査内容変更方法、製品検査内容設定システム及び製品検査内容変更システム | |
| JPH05142280A (ja) | テストパターン作成方法 | |
| JPH08146093A (ja) | 順序回路の故障箇所推定方法 | |
| US5139963A (en) | Method and a system for assisting mending of a semiconductor integrated circuit, and a wiring structure and a wiring method suited for mending a semiconductor integrated circuit | |
| CN107908873B (zh) | 一种高速线跨参考平面的检查方法及装置 | |
| US7076747B2 (en) | Analytical simulator and analytical simulation method and program | |
| JPH03120485A (ja) | 半導体集積回路の故障個所推定方式 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JP4539345B2 (ja) | 電気配線板設計装置 | |
| JPH06125007A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JP6949441B2 (ja) | ベクタ適正化装置及びベクタ適正化用プログラム | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JPH10247207A (ja) | 不具合部分推定システム | |
| JP2006011507A (ja) | 基板埋め込み部品のテストポイント設定方式 | |
| JPH0618626A (ja) | シミュレーション用回路データの生成方法とデータの生成装置 | |
| JPH0215657A (ja) | 半導体集積回路の補修用配線構造およびその配線方法 | |
| JPH04359170A (ja) | 補修ｌｓｉのテスト方法 | |
| JPH05346405A (ja) | パターン形状を検査する方法 |