JPH0224066B2 - - Google Patents
Info
- Publication number
- JPH0224066B2 JPH0224066B2 JP59185954A JP18595484A JPH0224066B2 JP H0224066 B2 JPH0224066 B2 JP H0224066B2 JP 59185954 A JP59185954 A JP 59185954A JP 18595484 A JP18595484 A JP 18595484A JP H0224066 B2 JPH0224066 B2 JP H0224066B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- correction
- digital
- value
- white
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004364 calculation method Methods 0.000 claims description 12
- 238000003705 background correction Methods 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
Description
産業上の利用分野
本発明はフアクシミリ装置等の読取部に使われ
る画像信号読取装置に関する。 従来例の技術 従来のフアクシミリ装置の読取装置には、第３
図に示すように、照明光源２、レンズ３、CCD
イメージセンサ４、増幅器５、ピークホールド回
路１２、比較器１３、ゲイン制御電圧発生回路１
１、アナログ−デイジタル変換器６、デイジタル
−デイジタル乗算器７、補正係数ROM８、１ラ
イン分のRAM９、ならびに白基準板１からな
り、前記アナログ−デイジタル変換器６、デイジ
タル−デイジタル乗算器７、補正係数ROM８お
よび１ライン分のRAM９によりシエーデイング
歪み補正装置が構成されている。 この読取り部における動作は、下記のようにし
て行われる。まず、白基準板１による照明光源２
からの反射光をレンズ３で結像し、CCDイメー
ジセンサ４で光電変換し、増幅器５で増幅した信
号をピークホールド回路１２に入力してピーク電
圧を求め、その値を比較器１３で設定値と比較
し、その比較結果が大きい場合はゲインを下げ、
また小さい場合はゲインを上げるようにゲイン制
御電圧発生回路１１を動作させる。かくして、白
基準面の信号のピークレベルをたえずアナログ−
デイジタル変換器６のフルスケールレベルに保
ち、その信号をアナログ−デイジタル変換器６で
デイジタルに量子化し、補正係数ROM８でデー
タ変換後、指定された番地の１ラインのRAM９
に書き込む。ここで、補正係数ROMの役割は、
シエーデイング歪みの補正範囲内の入力画像信号
を常に一定の出力画信号とすること、すなわち、 Vio×Ｍ／2N＝Vput（一定） を満足させるものである。ここで、Vioは入力画
信号、Vputは出力画信号、Ｎは量子化数、Ｍは補
正係数であり、例えば、Vio＝5V、Vput＝2.5V
（一定）、Ｎ＝８ビツトとすると、Ｍは128（80）16
となり、この値が入力画信号5Vの指定された番
地の１ラインRAM９に書き込まれる。以下同様
な演算により１ライン分のデータが書き込まれ
る。 次に原稿の白レベルの基準となる背景部分を同
様の方法により光電変換し、ピークホールド回路
１２、比較器１３、ゲイン制御電圧発生回路１
１、増幅器５において前記処理と同様の処理を行
い、原稿の白レベルの基準値のピークレベルをア
ナログ−デイジタル変換器６のフルスケールレベ
ルと一致させ、その時の増幅器５のゲインを固定
する。 次に原稿が読み取られ、前記処理で決められた
ゲインの増幅器５で増幅され、アナログ−デイジ
タル変換器６で量子化されてデイジタル−デイジ
タル乗算器７に入力されると同時に、前記処理に
より補正係数が書き込まれている１ラインの
RAM９に書き込まれたデータとデイジタル−デ
イジタル乗算器７で演算され、原稿信号のレベル
変動およびシエーデイング歪みが補正されたデイ
ジタル画信号が得られる。 このフアクシミリ装置の読取部では、原稿の白
レベルの基準となる背景部分のピークレベルをア
ナログ−デイジタル変換器のフルスケールに合わ
せる時のゲイン変化率は、１ラインの走査時間に
対して少しずつレベルが変化するような低い値に
設定されている。このため、原稿の白レベルの基
準に合わせてゲインを設定しなおす時間は、前の
値との差が大きい場合を見込んで数10ライン以上
の時間にする必要があり、原稿の読取時間がその
分長くなり、また白レベルの基準となる部分で原
稿を停止しなければならない、というような不都
合が生じる。 発明が解決しようとする課題 上述の問題に対しては、ゲインの変化率を大き
くして原稿の白レベルの基準となる部分のピーク
レベルを短い時間でアナログ−デイジタル変換器
のフルスケールレベルに近付けることによつて対
処することができる。しかし、その場合はゲイン
が安定せず、ゲインを固定するタイミングによつ
ては正しいゲインの値からずれてしまうという問
題点を生じる。 本発明は、上述のような従来の問題点を解消
し、原稿の白レベルの基準となる背景部分により
ゲインを自動調整する時にゲインが不安定になる
ことなく、短い時間で所定のゲインに収束するこ
とのできる画像信号読取装置を提供することを目
的としてなされたものである。 課題を解決するための手段 本発明は、白基準板を走査して白レベルのシエ
ーデイング補正を行なう補正手段と、前記補正に
よつて得られる補正情報を記憶する記憶手段と、
前記白レベルのシエーデイング補正の後に原稿の
背景部分を走査して前記記憶手段の補正情報に基
づいてシエーデイング補正演算する演算手段と、
この演算手段の演算結果と前記補正手段の補正結
果との差分に応じ前記差分を減じるようにゲイン
の増減方向及び変化率を選択し所定値に収束させ
るゲイン選択手段と、このゲイン選択手段の収束
したゲインで原稿の読取走査信号を増幅する増幅
手段とを具備するものである。 作 用 本発明は上述の構成によつて、原稿の白レベル
の基準となる背景部分をシエーデイング補正し、
その結果得られたデイジタルデータと白基準のシ
エーデイング補正後の白レベルに対応するデイジ
タル−データとの差により、その差が短時間に最
小となるようにその差の絶対値が大きい時はゲイ
ンの変化率を大きく、また逆に小さい時は変化率
を小さくする構成とし上述の目的を達成せんとす
るものである。 実施例 以下、図面に示した実施例に基づき、本発明の
構成の詳細な説明をする。 第１図は本発明によるフアクシミリ装置の読取
部の一実施例の概略構成を示したブロツク図で、
図中前出第３図中の符号と同一の付号で示された
部分はそれぞれ同一の部分である。すなわち、１
は白基準板、２は照明光源、３はレンズ、４は
CCDイメージセンサ、５はゲインを制御電圧で
変えることのできるゲイン可変手段、即ち増幅器
である。１０はシエーデイング歪みを補正するた
めの手段で、その補正回路はアナログ−デイジタ
ル変換器６、乗算器７、補正係数ROM８および
１ライン分のRAM９から構成されている。１４
は入力されるデイジタル値に応じて出力電圧の変
化率を一意的に決める変化率選択手段、即ち可変
ゲイン制御電圧発生回路であり、１６はデイジタ
ル入力信号、１７はゲイン制御電圧出力信号を示
している。 第２図は上記第１図中の可変ゲイン制御電圧発
生回路１４の一実施例を示す回路図である。図中
１２は４ビツトのデイジタル信号を16本の信号に
変換するデコーダであり、そのデコードされた信
号によりそれぞれON／OFFするアナログスイツ
チS1〜S16が、その一方を抵抗R1〜R8の各端子に
接続され、他方を電源もしくはグラウンドに接続
されている。制御電圧出力１７にはコンデンサ
C1の端子の一方が接続され、他方がグラウンド
に接続されている。 次に本実施例の動作について説明する。まず、
第１の動作としてシエーデイング歪みの補正係数
を基準値としてRAM９に書き込む。この第１の
動作においては、白基準板１による照明光源２か
らの反射光をレンズ３によりCCDイメージセン
サ４の上に結像し、CCDイメージセンサ４で光
電変換し、増幅器５によつて増幅する。この時の
増幅器５のゲインは、CCDイメージセンサ４の
白レベル出力値が増幅された後、アナログ−デイ
ジタル変換器６の入力レベル条件を満たす値に固
定されている。増幅された信号は、１画素ごとに
アナログ−デイジタル変換器でデイジタル−デー
タに変換され、補正係数ROM８で補正係数に変
換される。この時のデイジタル入力データと補正
係数データの関係は、 Vio×Ｍ／2N＝Ｋ ここで、Vioは白基準板のデイジタル入力値、
Ｍは補正係数データ、Ｎは補正係数データのビツ
ト数、Ｋは白基準のシエーデイング補正出力デー
タで一定の値である。今、８ビツトのアナログ−
デイジタル変換器を使い、Ｎ＝８とし入力のフル
スケールを5Vとすれば、2.5Vの白基準板の値に
対しては、16進表示とすればVio＝8016（12810）
で、一定値Ｋ＝8016（12810）とすればＭ＝10016
（25610）となり、この値が入力画信号の指定され
た番地の１ラインRAM９に書き込まれる。 次に第２の動作として、原稿の中で白レベルの
基準となる背景部分（画情報以外の部分）を１ラ
イン、同様の方法でCCDイメージセンサ４で光
電変換し、その画信号を増幅器５で初期のゲイン
で増幅する。その画信号を１画素ごとにアナログ
−デイジタル変換器６でデイジタルデータに変換
する。そのデータとRAM９の各画素に対応する
番地から読み出された値とが、乗算器７で次式に
示す演算を実行する。 Vput＝Vio×Ｍ／2N ここで、Vioは入力デイジタルデータ、Ｍは
RAM８から読み出された補正係数データ、Ｎは
ビツト数、Vputは上式による演算後の補正出力で
ある。今、初期のゲインが大きすぎた場合につい
て説明する。Ｎ＝８、Ｍ＝10016（25610）、Vioは白
基準板データ8016（12810）より大きな値をとるも
のとし、仮に16進表示でVio＝BO16（17610）とす
ると、補正出力Vput＝BO16（17610）となり、白基
準板のシエーデイング補正出力データ3016（4810）
大きいことになる。 逆に、初期のゲインが小さい場合はVioは8016
（12810）より小さい値をとり、同様の演算により
シエーデイング補正出力の白ラインとの差が求め
られる。 このVputのデータのうち、上位４ビツトが可変
ゲイン制御電圧発生回路１４に入れられ、デコー
ドされ、16個のアナログスイツチS1〜S16の一つ
が選択され、その結果コンデンサC1に充電する
か放電するか、およびその時の時定数Ｔ＝Ｃ・Ｒ
が決められる。ＣはコンデンサC1の容量、Ｒは
選択されたスイツチにより構成された抵抗の合成
抵抗値である。Vputデータの上位４ビツトの信号
と、選択されるアナログスイツチ、コンデンサへ
の充放電、時定数との関係は下表に示すようにな
る。すなわち、白基準板の補正出力値のVput＝
8016との差が小さくなるにしたがつて時定数が大
きくなり、制御電圧出力１７の電圧変化率は小さ
くなり、この電圧により増幅器５のゲインが一意
的に決まるので、同時に増幅器５のゲインの変化
率は小さくなる。また、その逆にVput＝8016との
差が大きいほど、ゲインの変化率は大きくなる。
る画像信号読取装置に関する。 従来例の技術 従来のフアクシミリ装置の読取装置には、第３
図に示すように、照明光源２、レンズ３、CCD
イメージセンサ４、増幅器５、ピークホールド回
路１２、比較器１３、ゲイン制御電圧発生回路１
１、アナログ−デイジタル変換器６、デイジタル
−デイジタル乗算器７、補正係数ROM８、１ラ
イン分のRAM９、ならびに白基準板１からな
り、前記アナログ−デイジタル変換器６、デイジ
タル−デイジタル乗算器７、補正係数ROM８お
よび１ライン分のRAM９によりシエーデイング
歪み補正装置が構成されている。 この読取り部における動作は、下記のようにし
て行われる。まず、白基準板１による照明光源２
からの反射光をレンズ３で結像し、CCDイメー
ジセンサ４で光電変換し、増幅器５で増幅した信
号をピークホールド回路１２に入力してピーク電
圧を求め、その値を比較器１３で設定値と比較
し、その比較結果が大きい場合はゲインを下げ、
また小さい場合はゲインを上げるようにゲイン制
御電圧発生回路１１を動作させる。かくして、白
基準面の信号のピークレベルをたえずアナログ−
デイジタル変換器６のフルスケールレベルに保
ち、その信号をアナログ−デイジタル変換器６で
デイジタルに量子化し、補正係数ROM８でデー
タ変換後、指定された番地の１ラインのRAM９
に書き込む。ここで、補正係数ROMの役割は、
シエーデイング歪みの補正範囲内の入力画像信号
を常に一定の出力画信号とすること、すなわち、 Vio×Ｍ／2N＝Vput（一定） を満足させるものである。ここで、Vioは入力画
信号、Vputは出力画信号、Ｎは量子化数、Ｍは補
正係数であり、例えば、Vio＝5V、Vput＝2.5V
（一定）、Ｎ＝８ビツトとすると、Ｍは128（80）16
となり、この値が入力画信号5Vの指定された番
地の１ラインRAM９に書き込まれる。以下同様
な演算により１ライン分のデータが書き込まれ
る。 次に原稿の白レベルの基準となる背景部分を同
様の方法により光電変換し、ピークホールド回路
１２、比較器１３、ゲイン制御電圧発生回路１
１、増幅器５において前記処理と同様の処理を行
い、原稿の白レベルの基準値のピークレベルをア
ナログ−デイジタル変換器６のフルスケールレベ
ルと一致させ、その時の増幅器５のゲインを固定
する。 次に原稿が読み取られ、前記処理で決められた
ゲインの増幅器５で増幅され、アナログ−デイジ
タル変換器６で量子化されてデイジタル−デイジ
タル乗算器７に入力されると同時に、前記処理に
より補正係数が書き込まれている１ラインの
RAM９に書き込まれたデータとデイジタル−デ
イジタル乗算器７で演算され、原稿信号のレベル
変動およびシエーデイング歪みが補正されたデイ
ジタル画信号が得られる。 このフアクシミリ装置の読取部では、原稿の白
レベルの基準となる背景部分のピークレベルをア
ナログ−デイジタル変換器のフルスケールに合わ
せる時のゲイン変化率は、１ラインの走査時間に
対して少しずつレベルが変化するような低い値に
設定されている。このため、原稿の白レベルの基
準に合わせてゲインを設定しなおす時間は、前の
値との差が大きい場合を見込んで数10ライン以上
の時間にする必要があり、原稿の読取時間がその
分長くなり、また白レベルの基準となる部分で原
稿を停止しなければならない、というような不都
合が生じる。 発明が解決しようとする課題 上述の問題に対しては、ゲインの変化率を大き
くして原稿の白レベルの基準となる部分のピーク
レベルを短い時間でアナログ−デイジタル変換器
のフルスケールレベルに近付けることによつて対
処することができる。しかし、その場合はゲイン
が安定せず、ゲインを固定するタイミングによつ
ては正しいゲインの値からずれてしまうという問
題点を生じる。 本発明は、上述のような従来の問題点を解消
し、原稿の白レベルの基準となる背景部分により
ゲインを自動調整する時にゲインが不安定になる
ことなく、短い時間で所定のゲインに収束するこ
とのできる画像信号読取装置を提供することを目
的としてなされたものである。 課題を解決するための手段 本発明は、白基準板を走査して白レベルのシエ
ーデイング補正を行なう補正手段と、前記補正に
よつて得られる補正情報を記憶する記憶手段と、
前記白レベルのシエーデイング補正の後に原稿の
背景部分を走査して前記記憶手段の補正情報に基
づいてシエーデイング補正演算する演算手段と、
この演算手段の演算結果と前記補正手段の補正結
果との差分に応じ前記差分を減じるようにゲイン
の増減方向及び変化率を選択し所定値に収束させ
るゲイン選択手段と、このゲイン選択手段の収束
したゲインで原稿の読取走査信号を増幅する増幅
手段とを具備するものである。 作 用 本発明は上述の構成によつて、原稿の白レベル
の基準となる背景部分をシエーデイング補正し、
その結果得られたデイジタルデータと白基準のシ
エーデイング補正後の白レベルに対応するデイジ
タル−データとの差により、その差が短時間に最
小となるようにその差の絶対値が大きい時はゲイ
ンの変化率を大きく、また逆に小さい時は変化率
を小さくする構成とし上述の目的を達成せんとす
るものである。 実施例 以下、図面に示した実施例に基づき、本発明の
構成の詳細な説明をする。 第１図は本発明によるフアクシミリ装置の読取
部の一実施例の概略構成を示したブロツク図で、
図中前出第３図中の符号と同一の付号で示された
部分はそれぞれ同一の部分である。すなわち、１
は白基準板、２は照明光源、３はレンズ、４は
CCDイメージセンサ、５はゲインを制御電圧で
変えることのできるゲイン可変手段、即ち増幅器
である。１０はシエーデイング歪みを補正するた
めの手段で、その補正回路はアナログ−デイジタ
ル変換器６、乗算器７、補正係数ROM８および
１ライン分のRAM９から構成されている。１４
は入力されるデイジタル値に応じて出力電圧の変
化率を一意的に決める変化率選択手段、即ち可変
ゲイン制御電圧発生回路であり、１６はデイジタ
ル入力信号、１７はゲイン制御電圧出力信号を示
している。 第２図は上記第１図中の可変ゲイン制御電圧発
生回路１４の一実施例を示す回路図である。図中
１２は４ビツトのデイジタル信号を16本の信号に
変換するデコーダであり、そのデコードされた信
号によりそれぞれON／OFFするアナログスイツ
チS1〜S16が、その一方を抵抗R1〜R8の各端子に
接続され、他方を電源もしくはグラウンドに接続
されている。制御電圧出力１７にはコンデンサ
C1の端子の一方が接続され、他方がグラウンド
に接続されている。 次に本実施例の動作について説明する。まず、
第１の動作としてシエーデイング歪みの補正係数
を基準値としてRAM９に書き込む。この第１の
動作においては、白基準板１による照明光源２か
らの反射光をレンズ３によりCCDイメージセン
サ４の上に結像し、CCDイメージセンサ４で光
電変換し、増幅器５によつて増幅する。この時の
増幅器５のゲインは、CCDイメージセンサ４の
白レベル出力値が増幅された後、アナログ−デイ
ジタル変換器６の入力レベル条件を満たす値に固
定されている。増幅された信号は、１画素ごとに
アナログ−デイジタル変換器でデイジタル−デー
タに変換され、補正係数ROM８で補正係数に変
換される。この時のデイジタル入力データと補正
係数データの関係は、 Vio×Ｍ／2N＝Ｋ ここで、Vioは白基準板のデイジタル入力値、
Ｍは補正係数データ、Ｎは補正係数データのビツ
ト数、Ｋは白基準のシエーデイング補正出力デー
タで一定の値である。今、８ビツトのアナログ−
デイジタル変換器を使い、Ｎ＝８とし入力のフル
スケールを5Vとすれば、2.5Vの白基準板の値に
対しては、16進表示とすればVio＝8016（12810）
で、一定値Ｋ＝8016（12810）とすればＭ＝10016
（25610）となり、この値が入力画信号の指定され
た番地の１ラインRAM９に書き込まれる。 次に第２の動作として、原稿の中で白レベルの
基準となる背景部分（画情報以外の部分）を１ラ
イン、同様の方法でCCDイメージセンサ４で光
電変換し、その画信号を増幅器５で初期のゲイン
で増幅する。その画信号を１画素ごとにアナログ
−デイジタル変換器６でデイジタルデータに変換
する。そのデータとRAM９の各画素に対応する
番地から読み出された値とが、乗算器７で次式に
示す演算を実行する。 Vput＝Vio×Ｍ／2N ここで、Vioは入力デイジタルデータ、Ｍは
RAM８から読み出された補正係数データ、Ｎは
ビツト数、Vputは上式による演算後の補正出力で
ある。今、初期のゲインが大きすぎた場合につい
て説明する。Ｎ＝８、Ｍ＝10016（25610）、Vioは白
基準板データ8016（12810）より大きな値をとるも
のとし、仮に16進表示でVio＝BO16（17610）とす
ると、補正出力Vput＝BO16（17610）となり、白基
準板のシエーデイング補正出力データ3016（4810）
大きいことになる。 逆に、初期のゲインが小さい場合はVioは8016
（12810）より小さい値をとり、同様の演算により
シエーデイング補正出力の白ラインとの差が求め
られる。 このVputのデータのうち、上位４ビツトが可変
ゲイン制御電圧発生回路１４に入れられ、デコー
ドされ、16個のアナログスイツチS1〜S16の一つ
が選択され、その結果コンデンサC1に充電する
か放電するか、およびその時の時定数Ｔ＝Ｃ・Ｒ
が決められる。ＣはコンデンサC1の容量、Ｒは
選択されたスイツチにより構成された抵抗の合成
抵抗値である。Vputデータの上位４ビツトの信号
と、選択されるアナログスイツチ、コンデンサへ
の充放電、時定数との関係は下表に示すようにな
る。すなわち、白基準板の補正出力値のVput＝
8016との差が小さくなるにしたがつて時定数が大
きくなり、制御電圧出力１７の電圧変化率は小さ
くなり、この電圧により増幅器５のゲインが一意
的に決まるので、同時に増幅器５のゲインの変化
率は小さくなる。また、その逆にVput＝8016との
差が大きいほど、ゲインの変化率は大きくなる。
【表】
このようにして、原稿の白レベルの基準となる
部分１ラインの画信号の１画素ごとにゲイン変化
率を求め、ゲイン調整がスタートした時はゲイン
の変化率は大きく早く調整させ、次第に目標のゲ
インに近づくにつれてゲインの変化率を小さく
し、ゲインの安定性を高める。ゲインが目標の値
に安定したところで、ゲインホールド信号１５を
ONにしアナログスイツチS1〜S16をすべてOFF
にして制御電圧をホールドし、その結果ゲインは
固定される。 この最適ゲインの状態で、第３の動作として原
稿を同様の方法で読み取り増幅し、前述の方法で
ゲイン歪み補正を実行する。 発明の効果 以上の説明より明らかなように、本発明によれ
ば、オートゲインコントロールのゲインと正しい
ゲインとの差が大きい時はゲインの変化率は大き
く、その差が小さい時はゲインの変化率は小さく
なるので、ゲインが目標の正しい値に収束するま
での時間が短く、かつ収束時のゲインの安定性が
良いオートゲインコントロールを行うことが可能
となる。したがつて、フアクシミリ装置における
原稿読取時に発生するゲインの調整時間を短縮し
得る顕著な効果を有する。
部分１ラインの画信号の１画素ごとにゲイン変化
率を求め、ゲイン調整がスタートした時はゲイン
の変化率は大きく早く調整させ、次第に目標のゲ
インに近づくにつれてゲインの変化率を小さく
し、ゲインの安定性を高める。ゲインが目標の値
に安定したところで、ゲインホールド信号１５を
ONにしアナログスイツチS1〜S16をすべてOFF
にして制御電圧をホールドし、その結果ゲインは
固定される。 この最適ゲインの状態で、第３の動作として原
稿を同様の方法で読み取り増幅し、前述の方法で
ゲイン歪み補正を実行する。 発明の効果 以上の説明より明らかなように、本発明によれ
ば、オートゲインコントロールのゲインと正しい
ゲインとの差が大きい時はゲインの変化率は大き
く、その差が小さい時はゲインの変化率は小さく
なるので、ゲインが目標の正しい値に収束するま
での時間が短く、かつ収束時のゲインの安定性が
良いオートゲインコントロールを行うことが可能
となる。したがつて、フアクシミリ装置における
原稿読取時に発生するゲインの調整時間を短縮し
得る顕著な効果を有する。
第１図は本発明によるフアクシミリ装置の読取
部の一実施例の構成を示すブロツク図、第２図は
可変ゲイン制御電圧発生回路の一実施例を示す回
路図、第３図は従来のフアクシミリ装置の読取部
の構成を示すブロツク図である。 １……白基準板、２……照明光源、３……レン
ズ、４……CCDイメージセンサ、５……増幅器
（ゲイン可変手段）、６……アナログ−デイジタル
変換器、７……デイジタル−デイジタル乗算器、
８……補正係数ROM、９……RAM、１０……
シエーデイング補正手段、１１……ゲイン制御電
圧発生回路（変化率選択手段）、１２……ピーク
ホールド回路、１３……比較器、１４……可変ゲ
イン制御電圧発生回路、１５……ゲインホールド
信号、１６……デイジタル入力信号、１７……ゲ
イン制御電圧出力信号、S1〜S16……アナログス
イツチ、R1〜R8……抵抗、C1……コンデンサ。
部の一実施例の構成を示すブロツク図、第２図は
可変ゲイン制御電圧発生回路の一実施例を示す回
路図、第３図は従来のフアクシミリ装置の読取部
の構成を示すブロツク図である。 １……白基準板、２……照明光源、３……レン
ズ、４……CCDイメージセンサ、５……増幅器
（ゲイン可変手段）、６……アナログ−デイジタル
変換器、７……デイジタル−デイジタル乗算器、
８……補正係数ROM、９……RAM、１０……
シエーデイング補正手段、１１……ゲイン制御電
圧発生回路（変化率選択手段）、１２……ピーク
ホールド回路、１３……比較器、１４……可変ゲ
イン制御電圧発生回路、１５……ゲインホールド
信号、１６……デイジタル入力信号、１７……ゲ
イン制御電圧出力信号、S1〜S16……アナログス
イツチ、R1〜R8……抵抗、C1……コンデンサ。
Claims (1)
- １ 白基準板を走査して白レベルのシエーデイン
グ補正を行なう補正手段と、前記補正によつて得
られる補正情報を記憶する記憶手段と、前記白レ
ベルのシエーデイング補正の後に原稿の背景部分
を走査して前記記憶手段の補正手段に基づいてシ
エーデイング補正演算する演算手段と、この演算
手段の演算結果と前記補正手段の補正結果との差
分に応じ前記差分を減じるようにゲインの増減方
向及び変化率を選択し所定値に収束させるゲイン
選択手段と、このゲイン選択手段の収束したゲイ
ンで原稿の読取走査信号を増幅する増幅手段とを
具備する画像信号読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185954A JPS6163160A (ja) | 1984-09-04 | 1984-09-04 | 画像信号読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59185954A JPS6163160A (ja) | 1984-09-04 | 1984-09-04 | 画像信号読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6163160A JPS6163160A (ja) | 1986-04-01 |
| JPH0224066B2 true JPH0224066B2 (ja) | 1990-05-28 |
Family
ID=16179780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59185954A Granted JPS6163160A (ja) | 1984-09-04 | 1984-09-04 | 画像信号読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6163160A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514606Y2 (ja) * | 1986-09-05 | 1993-04-19 | ||
| JP5817312B2 (ja) * | 2011-08-09 | 2015-11-18 | 株式会社リコー | 画像読取装置および画像形成装置 |
-
1984
- 1984-09-04 JP JP59185954A patent/JPS6163160A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6163160A (ja) | 1986-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164726A (en) | Self calibrating dual range a/d converter | |
| US6831686B1 (en) | Method and device for the exposure-dependent noise correction in image sensors which can be addressed in lines and columns | |
| US5262873A (en) | Image signal correcting in image data processing requiring only small memory capacity | |
| JPH0224066B2 (ja) | ||
| JPS6135751B2 (ja) | ||
| US4812667A (en) | Past record correcting/reading apparatus | |
| JP3049652B2 (ja) | デジタルスキャナの感度調整装置 | |
| JPH0213509B2 (ja) | ||
| JP3804203B2 (ja) | 利得制御増幅回路 | |
| JP2529193B2 (ja) | 前歴補正読取装置 | |
| JPH0787531B2 (ja) | 読み取り装置 | |
| JP2983032B2 (ja) | 原稿読取装置 | |
| JPS63157556A (ja) | 画像読取装置 | |
| JP3222510B2 (ja) | 画像信号補正装置とその装置を有する画像情報処理装置 | |
| JP2822674B2 (ja) | 画像読取装置 | |
| JPS60263575A (ja) | 画信号補正方式 | |
| JPS60232775A (ja) | 走査装置 | |
| JPS60259063A (ja) | シエ−デイング歪み補正装置 | |
| JP2614738B2 (ja) | 画像入力装置 | |
| JP3112962B2 (ja) | 画像読取装置 | |
| JPH0556227A (ja) | 自動レベル補正装置 | |
| JPH06233155A (ja) | ディジタルガンマ補正回路 | |
| JPS6135681A (ja) | 撮像装置 | |
| JPH01180187A (ja) | 画像読取装置 | |
| JPS6163161A (ja) | 画信号濃度補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |