JP3222510B2 - 画像信号補正装置とその装置を有する画像情報処理装置 - Google Patents

画像信号補正装置とその装置を有する画像情報処理装置

Info

Publication number
JP3222510B2
JP3222510B2 JP29169891A JP29169891A JP3222510B2 JP 3222510 B2 JP3222510 B2 JP 3222510B2 JP 29169891 A JP29169891 A JP 29169891A JP 29169891 A JP29169891 A JP 29169891A JP 3222510 B2 JP3222510 B2 JP 3222510B2
Authority
JP
Japan
Prior art keywords
signal
correction
image
analog
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29169891A
Other languages
English (en)
Other versions
JPH04363968A (ja
Inventor
敬治 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP29169891A priority Critical patent/JP3222510B2/ja
Publication of JPH04363968A publication Critical patent/JPH04363968A/ja
Application granted granted Critical
Publication of JP3222510B2 publication Critical patent/JP3222510B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、画像信号の補正を行う
画像信号補正装置およびその装置を有する画像情報処理
装置に関する。
【0002】
【従来の技術】ファクシミリにおける原稿やビデオテー
プレコーダーにおける被写体のようなオリジナルの画像
を忠実に再現するために、各種の情報処理装置には補正
装置が設けられている。
【0003】図9は従来の補正装置を示す。これは、シ
ェーディング補正等の白側補正を行う場合のものであ
り、補正係数を予めROM3に格納しておき、A/D変
換器1の出力に対して乗算器2により係数を乗じて補正
を行うようになっている。
【0004】一方、固定パターンノイズ等の黒側歪処理
のためには別の方式の補正装置がある。
【0005】図10は従来の補正装置の別の例を示す。
【0006】この例では、あるイメージセンサにおける
黒側歪を予め暗箱等で測定してROM13に書き込んで
おき、A/D変換器1によりA/D変換された画信号か
ら、ROM13に格納した黒側歪を減算器4により差し
引きセンサ出力の黒側歪を補正するようになっている。
【0007】
【発明が解決しようとする課題】しかしながら、上述の
従来例には、白側または黒側の補正データを格納するR
OM3,13の容量が大きくなり、システム全体が大規
模になるという技術的課題が存在していた。具体的に説
明すると、上記図9の従来例では、例えば、A/D変換
器1の出力ビット数を全て補正された有効データとする
には、乗算器2の乗数,被乗数はともにそれ以上のビッ
ト数が必要となる。加えて、ROM3の容量も増大し、
その結果、システムが大規模になり、システムの高速化
が困難となるのであった。
【0008】一方、これとは別に図10の従来例では、
例えば、出力として6bitの精度が必要な場合に、A
/D変換器1の出力ビット数およびROM13のビット
数として最低でも2ビット多い8bit必要となり、A
/D変換器1の変換精度や演算速度、ROM13の容量
の増大等を招くことである。
【0009】また、暗箱等で予め作られた補正データと
実際に使用される環境下での暗側歪が必ずしも一致する
とは限らず、これが補正精度を落とす原因となってい
た。
【0010】本発明の主たる目的は、より簡易なシステ
ムを構築できる小規模な画像信号補正装置とその装置を
有する画像情報処理装置を提供することにある。
【0011】本発明の他の目的は、高速かつ高精度で白
側補正ができる画像信号補正装置とその装置を有する画
像情報処理装置を提供することにある。
【0012】本発明のさらに他の目的は、システム設計
の容易性,経済性、あるいは集積回路化したときの容易
性を保ちながら、黒側歪を精度よく補正できる画像信号
補正装置とその装置を有する画像情報処理装置を提供す
ることにある。
【0013】
【課題を解決するための手段】請求項1の発明は、画像
読取手段から出力されたアナログ信号をデジタル信号に
A/D変換するA/D変換手段と、前記デジタル信号に
おける少なくとも2つの画素信号間の差分データを生成
する差分データ生成手段と、前記差分データを記憶する
記憶手段と、前記記憶手段に記憶された差分データから
デジタル補正信号を再生する再生手段と、前記デジタル
補正信号をアナログ補正信号にD/A変換するD/A変
換手段とを有し、前記アナログ補正信号に基づいて、前
記画像読取手段からの画像信号を補正する画像信号補正
装置であって、前記差分データ生成手段または前記再生
手段の出力がその出力範囲を越えないように制限する制
限手段を備え、前記A/D変換手段から出力されたデジ
タル信号の最小分解能側の少なくとも1ビットを除いた
信号を前記差分データ生成手段に入力することを特徴と
する。
【0014】請求項4の発明は、画像読取手段から出力
されたアナログ信号をデジタル信号にA/D変換するA
/D変換手段と、前記デジタル信号における少なくとも
2つの画素信号間の差分データを生成する差分データ生
成手段と、前記差分データを記憶する記憶手段と、前記
記憶手段に記憶された差分データからデジタル補正信号
を再生する再生手段と、前記デジタル補正信号をアナロ
グ補正信号にD/A変換するD/A変換手段とを有し、
前記アナログ補正信号に基づいて、前記画像読取手段か
らの画像信号を補正する画像信号補正装置であって、前
記差分データ生成手段または前記再生手段の出力がその
出力範囲を超えないように制限する制限手段を備え、前
記差分データ生成手段から出力されたデジタル信号の最
小分解能側の少なくとも1ビットを除いた信号を前記記
憶手段に格納することを特徴とする。
【0015】請求項7の発明は、画像読取手段から出力
されたアナログ信号をデジタル信号にA/D変換するN
ビットのA/D変換手段と、デジタル信号を記憶する記
憶手段と、前記記憶手段に記憶されたデジタル信号を利
用して画像信号を補正する補正手段とを有する画像信号
補正装置において、前記補正手段は、前記画像読取手段
からアナログ暗信号を複数回取り込んで、増幅器により
1より大なるm倍に増幅し、前記NビットのA/D変換
手段によりA/D変換して得られたデジタル暗補正信号
を前記記憶手段の前記Nビットより少ないビット数の上
位ビットに記憶させ、記憶された前記デジタル暗補正信
号をD/A変換手段によりD/A変換し、かつ1/m倍
に戻してアナログ暗補正信号を得、これと、前記画像読
取手段からのアナログ画像信号との差分をとって、前記
A/D変換手段に入力するとともに、前記画像読取手段
から出力されたアナログ白基準信号を前記NビットのA
/D変換手段によりA/D変換して得られたデジタル白
基準信号から、少なくとも2つの画素信号間の差分デー
タを生成して、前記記憶手段の前記Nビットより少ない
ビット数の下位ビットに記憶させ、記憶された前記差分
データからデジタル白基準信号を再生し、これをD/A
変換手段によりD/A変換して基準電圧を得、これを前
記NビットのA/D変換手段の基準電圧として入力する
ことにより、前記アナログ暗信号と前記アナログ白基準
信号とを基に画像信号を補正することを特徴とする。
【0016】請求項8の発明は、請求項1、4、または
7のいずれかに記載の画像信号補正装置と、該画像信号
補正装置により信号補正された画像情報に基づき画像を
記録する記録手段とを有することを特徴とする。
【0017】
【0018】
【0019】
【0020】
【0021】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【0022】まず、とりわけ白側の画像信号を補正する
回路に用いられて好ましい例を第1ないし第5実施例で
説明する。
【0023】これら実施例はシェーディング歪みがイメ
ージセンサの隣接画素間同士ではその差が少ないことを
見い出しなされたものであり、隣接画素の信号差分のみ
を補正データの格納手段に格納することで、補正データ
を圧縮する例である。
【0024】(第1実施例)図1は第1実施例を示すブ
ロック図である。
【0025】例えば、ファクシミリ等で原稿画像を送信
する際に使用されるものにイメージセンサを備えたスキ
ャナがある。図1において、101はA/D変換手段と
してのA/D変換器で、画像読取手段としてのスキャナ
50からの画信号をデジタル画信号に変換するものであ
る。+Ref端子、−Ref端子には量子化範囲を決定
する基準電圧Vd,Veが印加されている。また、A/
D変換器101は+Ref端子にD/A変換器102か
らのアナログ信号が入力された場合、+Ref端子が画
素の白側補正レベルに追従して変化し、A/D変換器1
01から白側補正された信号が出力されている。104
は遅延回路で、A/D変換器101からのデジタル画信
号をスキャナの1画素分または数画素分だけ遅延させる
ものである。105は減算器で、A/D変換器101か
らのデジタル画信号と遅延回路104からの画信号の差
分をとるものである。103は記憶手段としての記憶装
置で、補正データ生成手段としての遅延回路104およ
び減算器105により得られた差分を補正データとして
記憶するものである。106は加算手段を含む補正手段
を構成する白信号再生回路で、差分信号を差分前の信号
に戻すものである。102は補正手段を構成するD/A
変換器で、白信号再生回路106からのデジタル信号を
アナログ信号に変換するものである。107はスイッチ
で、基準電源(基準電圧Vd)またはD/A変換器10
2のいずれかに切り換えるものである。
【0026】上記構成に於いて、光源からの光をスキャ
ナ50に設けられた白基準と称するものに反射させ、そ
の反射光をスキャナの各画素に入射させ、各画素の出力
を量子化し、白側補正係数を生成するために必要なデー
タを得ることができる。
【0027】スキャナにより白基準を読みとったときの
画信号をA/D変換器101に入力させ、スキャナ各画
素をA/D変換器101によりデジタル変換させる。こ
の際、スイッチ107は基準電源(基準電圧Vd)側に
接続されており、各画素は基準電圧Vd〜Veの電圧範
囲で量子化されることになる。そして、A/D変換器1
01からのデジタル画信号を遅延回路104により例え
ば1画素遅延され、減算器105により、現在A/D変
換器101によりA/D変換された出力と1画素前に変
換された出力の差がとられる。したがって、減算器10
5の出力は正負の値を持った例えばオフセットバイナリ
ーのようなコード体系となる。この値をスキャナの各画
素、1ライン分にわたり記憶装置103に格納してお
く。
【0028】次に、実際の読み取り動作(例えば、ファ
クシミリで原稿を送るとき)に入ると、記憶装置103
から、差分データが読み出されて、白信号再生回路10
6に入力され、白信号再生回路106により差分データ
を加算することにより差をとる前の信号に再生される。
減算器105,白信号再生回路106はともに、減算お
よび加算を始める前に、両方の計算をする際の基準をそ
ろえておく必要がある。この同じ基準から、減算または
加算を行うことにより、差分前の信号を再生できるから
である。白信号再生回路106により再生されたデジタ
ル信号はD/A変換器102によりアナログ変換され、
スイッチ107はこのとき、D/A変換器102側に接
続されており、A/D変換器101の+Ref端子には
D/A変換器102からの信号が入出力されることにな
る。+Ref端子は画素の白側補正レベルに追従して変
化するので、A/D変換器101のデジタル出力は白側
補正された信号となる。
【0029】なお、一般的なスキャナの白側出力は、隣
接間もしくは複数画素の範囲内で類似した出力となる特
徴があるので、例えば、隣接した画素の差分はフルスケ
ールに対して0〜数10%となる。したがって、差分さ
れた値はA/D変換器101の出力ビット数に対して小
さなものとなり、記憶装置103に必要なビット数もそ
の分軽減させることができ、記憶装置の容量を節約する
ことができる。
【0030】また、再生された白側補正係数をD/A変
換し、それをA/Dの+Refに入力させているので、
デジタル的に補正を行うわけではないのでハードウェア
の軽量化を図ることができる。
【0031】さらに、本実施例では、従来例のように補
正係数を予めROMに蓄えておくわけではないので、経
時変化に対して強くなる。
【0032】(第2実施例)第1実施例では次のような
場合、白側補正が正確に行われないことがある。例え
ば、図1のA/D変換器の分解能を6bitとすると、
A/D変換器101の出力は10進数の場合、例えば0
〜63までの64段階の量子化値となる。ここで、遅延
回路104の出力を「50」、A/D変換器101の出
力を「55」とすると、減算器105の出力は「+5」
となり、遅延回路104の出力を「50」、A/D変換
器101の出力を「45」とすると減算器105の出力
は「−5」となる(ここで、演算結果の符号の正負は、
遅延回路104の出力からA/D変換器101の出力を
減算した場合は逆になることに注意されたい)。また、
減算器105の出力ビット数を4bitとすると、減算
器105の出力は例えば−8〜+7のような値となる。
したがって、減算結果が−8〜+7の範囲を越えるよう
な場合は、正しい白側補正が行われなくなってしまう。
【0033】そこで、本実施例では、減算器105の精
度を1/2もしくはそれ以上に下げるかわりに、演算結
果の追従性を2倍もしくはそれ以上に上げるようにした
ものである。
【0034】すなわち、(1)A/D変換器101出力
の最小分解能側(LSB側)の1〜数bit以外の出力
を減算器105に入れ、その演算結果を記憶装置103
に格納する、(2)A/D変換器101の出力は全て減
算器105に入力するが、その演算結果のLSB側の1
〜数bit以外を記憶装置103に格納する、という2
つの方法である。
【0035】ここで、上記(1),(2)のいずれの方式
においても、白信号再生回路106は間引いた演算結果
に合わせて信号の再生を行う必要があることに注意され
たい。
【0036】(第3実施例)第1実施例では、図1の減
算器105による演算結果が減算器105の出力で表現
しうる範囲を越えてしまうような場合、演算エラーとな
ってしまい、正しい白側補正信号が再生できなくなって
しまうことがある。そこで、本実施例では、図2に示す
ように減算器105の演算結果が減算器105の出力で
表現しうる範囲の最大値、最小値を越えてしまうような
場合、その最大値、最小値を越えないように制限する制
限手段108を減算器105に付設するものである。
【0037】(第4実施例)一例として、図1のA/D
変換器101の出力分解能を6bitとすると、白信号
再生回路106の出力は例えば0〜63のような値とな
る。第3実施例と同様に白信号再生回路106の出力が
前記範囲を越えてしまうと、演算エラーとなり正しい補
正ができなくなることがある。そこで、本実施例では、
図3に示すように白信号再生回路の出力がその範囲を越
えないように制限する制限手段109を白信号再生回路
106に付設するものである。
【0038】(第5実施例)第1ないし第4実施例で
は、補正係数生成の際に、スキャナで白基準のようなも
のを読みとらせてA/D変換器1の端子+Ref、−R
efに印加される電圧範囲内で量子化させたが、本実施
例では、図4に示すようにABC(AutoBackg
rounnd Control)回路110により、各
画像のピークを一定に保つようにした。すなわち、D/
A変換器102の+Ref端子をABC回路110の出
力に接続して画像のピークに追従したA/D変換結果を
得るようにした。このようにしたので、スキャナにより
前記白基準より反射率の低いものを読み取った場合で
も、全体に黒めの画像になってしまうことがない。
【0039】以上第1ないし第5実施例を挙げて説明し
た画信号補正装置は半導体集積回路装置として1チップ
上に一体的に形成されて好ましいものである。
【0040】次に、とりわけ黒側の画像信号を補正する
回路に用いられて好ましい例を第6および第7実施例で
説明する。
【0041】A/D変換器では、所定数のビットの出力
を得るためにはそれよりも充分に多いビット精度で補正
データを処理する必要がある。なぜならば、A/D変換
器自体による量子化誤差や直線性の歪みその他オフセッ
トにより補正エラーが生じてしまうからである。
【0042】そこで、第6および第7実施例はA/D変
換する前の信号を増幅手段により増幅してA/D変換し
補正データを生成する例である。
【0043】(第6実施例)図5は本発明の第6実施例
を示すブロック図である。
【0044】図において、215は増幅手段としての増
幅器で、暗歪データ生成時に制御信号CONTに基づき
増幅率が「m」にされ、画像読み取り手段としてのイメ
ージセンサを備えたスキャナ51からの画像信号のうち
暗信号がm倍に増幅される。増幅器215の通常の増幅
率は「1」である。201はA/D変換手段としてのN
ビットA/D変換器で、増幅器215によりm倍に増幅
されたアナログ暗信号をディジタル暗信号に変換するも
のである。203は記憶手段としての記憶装置で、A/
D変換器201により変換されたディジタル暗信号を格
納するものである。212はD/A変換手段としてのN
ビットD/A変換器で、記憶装置203から読み出され
たディジタル暗信号を1/m倍にするとともにアナログ
暗信号に変換するものである。214は減算としての減
算器で、D/A変換器242からのアナログ暗信号をス
キャナ51からの画像信号から差し引くものである。V
1はA/D変換器201のディジタル出力の最小値を決
めるアナログ基準電圧である。V2はA/D変換器20
1のディジタル出力の最大値を決めるアナログ基準電圧
である。
【0045】上記構成において、スキャナ51で黒基準
を読みとるか、あるいは光源を消燈してスキャナ51を
動作させる最も暗い環境下で読みとるかにより、スキャ
ナ51の各ビットにおける黒側歪を得ることができる。
この黒側歪をスキャナ51の各ビットごとに記憶装置2
03に格納するわけであるが、それに先立ち各部は次の
ように設定される。
【0046】V1はA/D変換器201のデジタル出力
の最小値を決めるアナログ基準電圧である。V2はA/
D変換器201のデジタル出力の最大値を決めるアナロ
グ基準電圧である。
【0047】黒側歪データを記憶装置203に記憶する
ときには、D/A変換器212の出力はV1一定が出力
されるようにする。減算器214の出力は画信号と同
じ、つまり黒側歪が出力される。このとき、増幅器21
5は制御信号CONTにより、m倍に設定される。黒側
歪をVN とすると、増幅器215の出力はm×VN とな
る。増幅器215の出力はA/D変換器201でデジタ
ル値に変換され、量子化された値はm×VN となる。こ
の値を記憶装置203に格納する。
【0048】次に、スキャナ51の読み取り時には、ス
キャナ51からの画信号に黒側歪が含まれた画像信号が
入力される。入力された画像信号をVin、 有効信号をV
S とすると、Vin=VS +VN となる。そして、記憶装
置203の黒側歪データを読み出し、D/A変換器21
2に入力する。D/A変換器212の入力端子+Ref
の値は(V2 −V1 )/mとなっているので、減算器2
04のマイナス端子に出力される値は、m×VN ×(1
/m)=VN となる。実際の読みとり時においては、減
算器215によりその出力はVS となる。増幅器215
は制御信号CONTにより制御され、1倍の増幅率に設
定され、増幅器215の出力はVS となる。このVS
A/D変換器201によりデジタル変換され、黒側歪の
ないデジタル出力を得ることができる。
【0049】ところが、従来例のようなデジタルで補正
を行うと、NbitのA/D変換器の場合、補正データ
を生成するときの量子化誤差や、演算の桁落ちにより実
際に有効となる画信号はN/4ビットとなる。
【0050】例えば、6ビット出力が必要なシステムで
は、8bitA/D変換器が必要となり、デジタル減算
器も8bit必要となり、システムの経済性や、集積化
に向いていないことがわかる。
【0051】それに対し、増幅器215の増幅率を黒側
歪補正データ格納時のみ、例えば、4倍に設定しておけ
ば、6ビットA/D変換器を用いても、補正データとし
ては8bit精度を出すことができる。そして、D/A
変換器212により1/4倍しながら、アナログ変換す
ることにより、精度良く黒側歪を補正することができ
る。
【0052】このように、D/A変換器212は8bi
t精度が必要となるが、本実施例は、LSI化したとき
のチップ面積や、A/D対D/Aの量子化精度を容易に
向上させることができるという効果がある。
【0053】また、実際の環境下でスキャナ51の黒側
歪補正データを生成するので、ROM方式に比べて、経
時変化にも強く実利性が高い。
【0054】さらに、黒側歪は有効信号に比べて小さい
ので、量子化された値はNbitよりも小さくなり、記
憶装置203に格納する値としてはNより少ないビット
数でよく、記憶装置の容量を節約することができる。
【0055】(第7実施例)図6は本発明の第7実施例
を示すブロック図である。
【0056】本実施例は、第6実施例との比較でいえ
ば、黒側補正データの生成方法が相違する。すなわち、
第6実施例では、スキャナ51を1回だけ走査して得ら
れる黒側歪みデータを黒側補正データとして記憶装置2
03に格納した。一方、本実施例では、スキャナ52を
複数回走査させる。第1回目ではスキャナ52の各ビッ
トの黒側歪をそのまま記憶装置203に書き込み、第2
回目には記憶装置203の出力とそれに対応するスキャ
ナ52の各ビットの黒側歪を加算器216で加算し、記
憶装置203に再び書き込む。以後、これを複数回繰り
返し、この繰り返し回数と同じ除数を持つ割算器217
により記憶装置203の内容を割り、黒側補正データを
得た。
【0057】このように、スキャナ52の各ビットの黒
側歪補正データを複数回加算して平均を取ることによ
り、有効信号と比べ、一般に極めて小さく、ノイズ等の
影響を受けやすい黒側歪の補正データを生成するときに
正しい値が得られ、ノイズの影響が緩和され、システム
の安定性や設計容易性を得ることができる。
【0058】なお、加算器216の後段に1/2割り算
器を入れるようにしても良い。この場合、割算器217
を除去することができる。また、加算回数を2N(=
2,4,8,16,…)ステップにして記憶装置から読
出す時に上位方向に1ビットづつシフトするようにして
もよい。この場合、割算器217を除去することができ
る。
【0059】以上説明した第6,第7実施例の画信号補
正装置は半導体集積回路装置として1チップ上に形成さ
れて好ましいものである。
【0060】なお、上述した第1ないし第5実施例と第
6,第7実施例とを組み合わせて簡略化した構成を採用
することにより、記憶装置の小規模化を図ることができ
る。この特徴を利用して外部の記憶装置を白側補正装置
と黒側補正装置とで共有し、かつこの2つの補正装置を
一体化した例を第8実施例で説明する。
【0061】(第8実施例)図7は本発明の第8実施例
による画像信号補正装置である。
【0062】まず、光源60を消灯して、暗時における
イメージセンサ53の出力をオートゲインコントロール
(AGC)回路321を介して減算器314に入力す
る。この場合は減算器314において実質的な補正処理
は行われず、増幅器315にて4倍にされた後、6ビッ
トA/D変換器に入力される。
【0063】その出力は補正データ生成器320により
記憶手段としての8ビットフリップフロップ303に記
憶すべきデータに生成されてフリップフロップの上位4
ビットに記憶される。
【0064】次に、光源60を点灯させ、イメージセン
サ53により不図示の白基準を読み取り、信号をAGC
回路321を介して6ビットA/D変換器301に入力
する。この時、減算器314および増幅器315は、実
質的に信号に作用しない。A/D変換された信号より補
正データ生成器320補正データを生成し、8ビットフ
リップフロップ303の下位4ビットに記憶させる。
【0065】この補正データ生成器320は第1ないし
第5実施例と同様の遅延回路と減算器を含む構成であ
る。
【0066】次に、オリジナルの画像を読み取る動作を
行うフリップフロップ303の上位4ビットの固定パタ
ーンノイズデータをチップ間オフセット用D/A変換器
312によって1/4にしてD/A変換する。減算器3
14によりこの信号NS1と画像信号OSとの差分をと
る。
【0067】一方、フリップフロップ303の下位4ビ
ットに記憶されているデータからシェーディング補正デ
ータ再生器306にてシェーディング補正データを再生
し、D/A変換してA/D変換器301の基準電圧とし
てそこに入力する。
【0068】このようにして、最終的に出力端子70に
出力された画像信号は固定パターンノイズ補正およびシ
ェーディング補正の行われた信号となっている。
【0069】322は同じICチップ300内に設けら
れたイメージセンサ53,フリップフロップ303のコ
ントロール回路およびABC回路を示す。80は出力さ
れた画像信号をさらに信号処理し送信する送信手段であ
る。
【0070】以上説明したように、本実施例は2つの補
正回路を有し、記憶手段を共有するものである。もちろ
ん、上述した第1ないし第5実施例のうち任意の1つ
と、第6または第7実施例とを組み合わせることによ
り、本実施例の変形例を構成することもできる。
【0071】以上をまとめると、本例は、画像読取手段
からのアナログ画像信号のうち暗信号を増幅手段により
m倍に増幅し、増幅手段によりm倍に増幅されたアナロ
グ暗信号をA/D変換手段によりデジタル暗信号に変換
する・そして、A/D変換手段により変換されたデジタ
ル暗信号を記憶手段により記憶する。また、読取手段か
らのアナログ画像信号をA/D変換手段によりデジタル
信号に変換し、A/D変換手段からの画像信号を遅延手
段により1画素以上遅延させる。そして、遅延手段によ
り遅延された画像信号と前記デジタル変換手段からの非
遅延画像信号との差を減算手段によりとる。こうして減
算手段からの得られた差分データを格納手段に格納す
る。こうしてから、記憶手段から読み出されたデジタル
暗信号をD/A変換手段により1/m倍にするとともに
アナログ暗信号に変換する。D/A変換手段からのアナ
ログ暗信号を減算手段により前記画像信号から差し引く
ことを繰り返し画像信号の補正を行うのである。
【0072】次に、以下の工程を繰り返す。記憶手段か
らの差分データを加算手段により加算して前記減算手段
により差がとられる前の信号に戻す。加算手段からの画
像信号をアナログ変換手段によりアナログ信号に変換す
る。アナログ変換手段により変換されたアナログ信号に
応じて変換手段により量子化範囲を変化させるとともに
前記画像信号をデジタル信号に変換する。
【0073】本発明に用いられるイメージセンサ53と
しては、本発明者畑中等に付与された米国特許第4,4
61,956号明細書に記載されているような非晶質シ
リコンを用いた長尺のイメージセンサが低価格,高解像
度であることから好ましい。
【0074】また、発明者大見等に付与された米国特許
第4,791,469号明細書や発明者田中等に付与さ
れた米国特許第4,810,896号明細書に記載され
ているようなバイポーラトランジスタのエミッタに容量
負荷を設けてエミッタより出力信号を電圧読み出しする
タイプのイメージセンサもより好適に用いられる。
【0075】(第9実施例)図8は本例に係るセンサユ
ニット1100を用いて構成した画像情報処理装置とし
て通信機能を有するファクシミリの一例を示す。
【0076】図において、1102は原稿CRを読み取
り位置に向けて給送するための給送手段としての給送ロ
ーラ、1104は原稿CRを1枚ずつ確実に分離給送す
るための分離片である。1106は白基準を有しセンサ
ユニットに対して読み取り位置に設けられて原稿ORの
被読み取り面を規制するとともに原稿ORを搬送する搬
送手段としてのプラテンローラである。
【0077】本発明の画像信号補正装置はセンサユニッ
ト1100またはシステムコントロール基板1130の
いずれか一方に設けられる。
【0078】Pはロール紙形態をした記録媒体であり、
光源を有するセンサユニットにより読み取られた画像情
報あるいはファクシミリ装置等の場合には、外部から送
信された画像情報がここに再生される。1110は当該
画像形成を行うための記録手段としての記録ヘッドで、
サーマルヘッド,インクジェット記録ヘッド等種々のも
のを用いることができる。また、この記録ヘッドは、シ
リアルタイプのものでも、ラインタイプのものでもよ
い。1112は記録ヘッド1110による記録位置に対
して記録媒体Pを搬送するとともにその被記録面を規制
する搬送手段としてのプラテンローラである。
【0079】1120は入力/出力手段としての操作入
力を受容するスイッチやメッセージその他、装置の状態
を報知するための表示部等を配したオペレーションパネ
ルである。
【0080】1130は制御手段としてのシステムコン
トロール基板であり、各部の制御を行う制御部(コント
ローラ)や、光電変換素子の駆動回路(ドライバ)、画
像情報の処理部(プロセッサ)、送受信部等が設けられ
る。1140は装置の電源である。
【0081】本発明の情報処理装置に用いられる記録手
段としては、例えば、米国特許第4723129号明細
書,同第4740796号明細書にその代表的な構成や
原理が開示されているものが好ましい。この方式は液体
(インク)が保持されているシートや液路に対応して配
置されている電気熱変換体に、記録情報に対応していて
核沸騰を越える急速な温度上昇を与える少なくとも1つ
の駆動信号を印加することによって、電気熱変換体に熱
エネルギを発生せしめ、記録ヘッドの熱作用面に膜沸騰
を生じさせて、結果的にこの駆動信号に1対1対応した
液体(インク)内の気泡を形成できるので有効である。
この気泡の成長,収縮により吐出用開口を介して液体
(インク)を吐出させて、少なくとも1つの液滴を形成
する。
【0082】さらに、記録装置が記録できる記録媒体の
最大幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによって、その長さを満
たす構成や一体的に形成された1個の記録ヘッドとして
の構成のいずれでも良い。
【0083】加えて、装置本体に装着されることで、装
置本体との電気的な接続や装置本体からのインクの供給
が可能になる交換自在のチップタイプの記録ヘッド、あ
るいは記録ヘッド自体にインクタンクが一体的に設けら
れたカートリッジタイプの記録ヘッドを用いた場合にも
本発明は有効である。
【図面の簡単な説明】
【図1】本発明の第1実施例による補正装置を示すブロ
ック図である。
【図2】本発明の第3実施例による補正装置を示すブロ
ック図である。
【図3】本発明の第4実施例による補正装置を示すブロ
ック図である。
【図4】本発明の第5実施例による補正装置を示すブロ
ック図である。
【図5】本発明の第6実施例による補正装置を示すブロ
ック図である。
【図6】本発明の第7実施例による補正装置を示すブロ
ック図である。
【図7】本発明の第8実施例による補正装置を示すブロ
ック図である。
【図8】本発明による画像情報処理装置を示す模式的断
面図である。
【図9】従来の白側画像信号の補正装置を示すブロック
図である。
【図10】従来の黒側画像信号の補正装置を示すブロッ
ク図である。
【符号の説明】
50,51,52 スキャナ 60 光源 70 補正後出力端子 80 送信手段 101,201 A/D変換器 102,212 D/A変換器 103,203 記憶装置 104 遅延回路 105,214 減算器 106 白信号再生回路 108 制限手段 110 ABC回路 215 増幅器 216 加算器 217 割算器 301 A/D変換器 302 シェーディング用D/A変換器 303 フリップフロップ 306 シェーディング用補正データ再生器 312 チップ間オフセット用D/A変換器 314 減算器 315 増幅器 320 補正データ生成器 321 AGC 322 センサコントロール,FIFOコントロール,
ABC回路 1100 センサユニット 1102 給送ローラ 1104 分離片 1106 プラテンローラ 1110 記録ヘッド 1112 プラテンローラ 1120 オペレーションパネル 1130 システムコントロール基板 1140 電源 P 記録媒体 OR 原稿
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−237578(JP,A) 特開 昭63−272164(JP,A) 特開 平2−135870(JP,A) 特開 平1−228373(JP,A) 特開 昭63−193665(JP,A) 特開 昭59−223062(JP,A) 特開 昭63−269679(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 1/40 - 1/409 G06T 1/00 H04N 5/14 - 5/20

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 画像読取手段から出力されたアナログ信
    号をデジタル信号にA/D変換するA/D変換手段と、 前記デジタル信号における少なくとも2つの画素信号間
    の差分データを生成する差分データ生成手段と、前記差
    分データを記憶する記憶手段と、 前記記憶手段に記憶された差分データからデジタル補正
    信号を再生する再生手段と、 前記デジタル補正信号をアナログ補正信号にD/A変換
    するD/A変換手段とを有し、 前記アナログ補正信号に基づいて、前記画像読取手段か
    らの画像信号を補正する画像信号補正装置であって、 前記差分データ生成手段または前記再生手段の出力がそ
    の出力範囲を越えないように制限する制限手段を備え、 前記A/D変換手段から出力されたデジタル信号の最小
    分解能側の少なくとも1ビットを除いた信号を前記差分
    データ生成手段に入力することを特徴とする画像信号補
    正装置。
  2. 【請求項2】 請求項1において、前記差分データ生成
    手段は、前記A/D変換手段からの前記デジタル信号を
    少なくとも1画素分遅延させる遅延回路と、前記遅延回
    路により遅延された遅延信号と前記A/D変換手段から
    の非遅延信号との差をとる減算器とを含むことを特徴と
    する画像信号補正装置。
  3. 【請求項3】 請求項1または2において、前記アナロ
    グ補正信号を前記A/D変換手段の量子化範囲を決定す
    る基準電圧として、前記A/D変換手段に入力すること
    により、前記画像信号を補正することを特徴とする画像
    信号補正装置。
  4. 【請求項4】 画像読取手段から出力されたアナログ信
    号をデジタル信号にA/D変換するA/D変換手段と、 前記デジタル信号における少なくとも2つの画素信号間
    の差分データを生成する差分データ生成手段と、 前記差分データを記憶する記憶手段と、 前記記憶手段に記憶された差分データからデジタル補正
    信号を再生する再生手段と、 前記デジタル補正信号をアナログ補正信号にD/A変換
    するD/A変換手段とを有し、 前記アナログ補正信号に基づいて、前記画像読取手段か
    らの画像信号を補正する画像信号補正装置であって、 前記差分データ生成手段または前記再生手段の出力がそ
    の出力範囲を超えないように制限する制限手段を備え、 前記差分データ生成手段から出力されたデジタル信号の
    最小分解能側の少なくとも1ビットを除いた信号を前記
    記憶手段に格納することを特徴とする画像信号補正装
    置。
  5. 【請求項5】請求項4において、前記差分データ生成手
    段は、 前記A/D変換手段からの前記デジタル信号を少なくと
    も1画素分遅延させる遅延回路と、 前記遅延回路により遅延された遅延信号と前記A/D変
    換手段からの非遅延信号との差をとる減算器とを含むこ
    とを特徴とする画像信号補正装置。
  6. 【請求項6】 請求項4または5において、前記アナロ
    グ補正信号を前記A/D変換手段の量子化範囲を決定す
    る基準電圧として、該記A/D変換手段に入力すること
    により、前記画像信号を補正することを特徴とする画像
    信号補正装置。
  7. 【請求項7】 画像読取手段から出力されたアナログ信
    号をデジタル信号にA/D変換するNビットのA/D変
    換手段と、デジタル信号を記憶する記憶手段と、前記記
    憶手段に記憶されたデジタル信号を利用して画像信号を
    補正する補正手段とを有する画像信号補正装置におい
    て、 前記補正手段は、 前記画像読取手段からアナログ暗信号を複数回取り込ん
    で、増幅器により1より大なるm倍に増幅し、前記Nビ
    ットのA/D変換手段によりA/D変換して得られたデ
    ジタル暗補正信号を前記記憶手段の前記Nビットより少
    ないビット数の上位ビットに記憶させ、 記憶された前記デジタル暗補正信号をD/A変換手段に
    よりD/A変換し、かつ1/m倍に戻してアナログ暗補
    正信号を得、 これと、前記画像読取手段からのアナログ画像信号との
    差分をとって、前記A/D変換手段に入力するととも
    に、 前記画像読取手段から出力されたアナログ白基準信号を
    前記NビットのA/D変換手段によりA/D変換して得
    られたデジタル白基準信号から、少なくとも2つの画素
    信号間の差分データを生成して、前記記憶手段の前記N
    ビットより少ないビット数の下位ビットに記憶させ、 記憶された前記差分データからデジタル白基準信号を再
    生し、これをD/A変換手段によりD/A変換して基準
    電圧を得、 これを前記NビットのA/D変換手段の基準電圧として
    入力することにより、前記アナログ暗信号と前記アナロ
    グ白基準信号とを基に画像信号を補正することを特徴と
    する画像信号補正装置。
  8. 【請求項8】 請求項1、4、または7のいずれかに記
    載の画像信号補正装置と、該画像信号補正装置により信
    号補正された画像情報に基づき画像を記録する記録手段
    とを有することを特徴とする画像情報処理装置。
  9. 【請求項9】 請求項8において、前記記録手段は、熱
    エネルギーを利用してインクを吐出して記録を行なう記
    録ヘッドであることを特徴とする画像情報処理装置。
JP29169891A 1990-11-07 1991-11-07 画像信号補正装置とその装置を有する画像情報処理装置 Expired - Fee Related JP3222510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29169891A JP3222510B2 (ja) 1990-11-07 1991-11-07 画像信号補正装置とその装置を有する画像情報処理装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP29988090 1990-11-07
JP2-299879 1990-11-07
JP29987990 1990-11-07
JP2-299880 1990-11-07
JP29169891A JP3222510B2 (ja) 1990-11-07 1991-11-07 画像信号補正装置とその装置を有する画像情報処理装置

Publications (2)

Publication Number Publication Date
JPH04363968A JPH04363968A (ja) 1992-12-16
JP3222510B2 true JP3222510B2 (ja) 2001-10-29

Family

ID=27337677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29169891A Expired - Fee Related JP3222510B2 (ja) 1990-11-07 1991-11-07 画像信号補正装置とその装置を有する画像情報処理装置

Country Status (1)

Country Link
JP (1) JP3222510B2 (ja)

Also Published As

Publication number Publication date
JPH04363968A (ja) 1992-12-16

Similar Documents

Publication Publication Date Title
US5262873A (en) Image signal correcting in image data processing requiring only small memory capacity
US6831686B1 (en) Method and device for the exposure-dependent noise correction in image sensors which can be addressed in lines and columns
US5243426A (en) Circuit for gamma correction of a digital video signal and having a memory for storing data defining a desired gamma correction characteristic
JP3222510B2 (ja) 画像信号補正装置とその装置を有する画像情報処理装置
US6553151B1 (en) Image forming apparatus for half-tone recording and shading compensation and half-tone image forming method
EP0604759B1 (en) Method of and apparatus for processing digital image data
US7224485B2 (en) Apparatus and method mapping a look-up table in an imaging system
JPH06284291A (ja) 画像処理装置
JP3279632B2 (ja) 画像形成装置
JP2833065B2 (ja) 画像形成装置
JP2833066B2 (ja) 画像形成装置
JPH0614188A (ja) 画像処理装置
JP2833064B2 (ja) 画像形成装置
JP2512221B2 (ja) シェ―ディング歪補正装置
JPH10126648A (ja) 液晶表示装置における入力信号レベル適応型ガンマ補正回路
JPH07329342A (ja) 画像プリント装置
JP2853160B2 (ja) 高解像度画像読み取り回路
JPH06169377A (ja) 画像読取装置
JP3276391B2 (ja) 画像形成装置
JPS60152173A (ja) 原稿画情報読取処理装置
JP2506643B2 (ja) 前歴補正読取装置
JPH10126698A (ja) Ccdイメージセンサの出力信号処理回路
JPH0224066B2 (ja)
JPH06189160A (ja) デジタルガンマ補正装置
JPH04200075A (ja) 画像形成方法及びその装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070817

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees