JPH04363968A - 画像信号補正装置とその装置を有する画像情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像信号の補正を行う
画像信号補正装置およびその装置を有する画像情報処理
装置に関する。

【０００２】

【従来の技術】ファクシミリにおける原稿やビデオテー
プレコーダーにおける被写体のようなオリジナルの画像
を忠実に再現するために、各種の情報処理装置には補正
装置が設けられている。

【０００３】図９は従来の補正装置を示す。これは、シ
ェーディング補正等の白側補正を行う場合のものであり
、補正係数を予めＲＯＭ３に格納しておき、Ａ／Ｄ変換
器１の出力に対して乗算器２により係数を乗じて補正を
行うようになっている。

【０００４】一方、固定パターンノイズ等の黒側歪処理
のためには別の方式の補正装置がある。

【０００５】図１０は従来の補正装置の別の例を示す。

【０００６】この例では、あるイメージセンサにおける
黒側歪を予め暗箱等で測定してＲＯＭ１３に書き込んで
おき、Ａ／Ｄ変換器１によりＡ／Ｄ変換された画信号か
ら、ＲＯＭ１３に格納した黒側歪を減算器４により差し
引きセンサ出力の黒側歪を補正するようになっている。

【０００７】

【発明が解決しようとする課題】しかしながら、上述の
従来例には、白側または黒側の補正データを格納するＲ
ＯＭ３，１３の容量が大きくなり、システム全体が大規
模になるという技術的課題が存在していた。具体的に説
明すると、上記図９の従来例では、例えば、Ａ／Ｄ変換
器１の出力ビット数を全て補正された有効データとする
には、乗算器２の乗数，被乗数はともにそれ以上のビッ
ト数が必要となる。加えて、ＲＯＭ３の容量も増大し、
その結果、システムが大規模になり、システムの高速化
が困難となるのであった。

【０００８】一方、これとは別に図１０の従来例では、
例えば、出力として６ｂｉｔの精度が必要な場合に、Ａ
／Ｄ変換器１の出力ビット数およびＲＯＭ１３のビット
数として最低でも２ビット多い８ｂｉｔ必要となり、Ａ
／Ｄ変換器１の変換精度や演算速度、ＲＯＭ１３の容量
の増大等を招くことである。

【０００９】また、暗箱等で予め作られた補正データと
実際に使用される環境下での暗側歪が必ずしも一致する
とは限らず、これが補正精度を落とす原因となっていた
。

【００１０】本発明の主たる目的は、より簡易なシステ
ムを構築できる小規模な画像信号補正装置とその装置を
有する画像情報処理装置を提供することにある。

【００１１】本発明の他の目的は、高速かつ高精度で白
側補正ができる画像信号補正装置とその装置を有する画
像情報処理装置を提供することにある。

【００１２】本発明のさらに他の目的は、システム設計
の容易性，経済性、あるいは集積回路化したときの容易
性を保ちながら、黒側歪を精度よく補正できる画像信号
補正装置とその装置を有する画像情報処理装置を提供す
ることにある。

【００１３】

【課題を解決するための手段】このような目的を達成す
るため、本発明は、画像読取手段から出力されたアナロ
グ画像信号をデジタル信号に変換するＡ／Ｄ変換手段と
、前記デジタル信号における少なくとも２つの画素信号
間の差分データを生成する補正データ生成手段と、該補
正データ生成手段により生成された差分データを補正デ
ータとして記憶する記憶手段と、該記憶手段に記憶され
た補正データを基に信号補正を行う補正手段とを備えた
ことを特徴とする。

【００１４】また、本発明は、画像読取手段から出力さ
れたアナログ画像信号をデジタル信号に変換するための
Ａ／Ｄ変換手段と、補正データを記憶するための記憶手
段と、該記憶手段に記憶された補正データを基に信号補
正を行う補正手段とを有する画像信号補正回路装置にお
いて、アナログ基準信号をｍ（ｍ＞１）倍に増幅する増
幅手段を具備し、増幅されたアナログ増幅信号を前記Ａ
／Ｄ変換手段によりデジタル補正信号に変換し、該デジ
タル補正信号を前記補正データとして前記記憶手段に記
憶する回路構成を含むことを特徴とする。

【００１５】さらに、本発明は、画像読取手段から出力
されたアナログ画像信号をデジタル信号に変換するため
のＡ／Ｄ変換手段と、補正データを記憶するための記憶
手段と、前記記憶手段に記憶された補正データを基に信
号補正を行う補正手段とを有する画像信号補正回路装置
において、前記補正手段は第１の補正データを基に補正
を行う第１の補正回路と、第２の補正データを基に補正
を行う第２の補正回路とを有し、前記第１の補正回路は
デジタル基準信号における少なくとも２つの画素信号間
の差分データを第１の補正データとして生成し前記記憶
回路に記憶させる補正データ生成回路を含み、前記第２
の補正回路は、アナログ基準信号をｍ（ｍ＞１）倍に増
幅し、増幅されたアナログ増幅信号を前記Ａ／Ｄ変換手
段によりデジタル補正信号に変換し、該デジタル補正信
号を前記第２の補正データとして前記記憶手段に記憶す
る回路を含むことを特徴とする。

【００１６】さらにまた、本発明は、請求項１または請
求項４に記載の画像信号補正装置と、該画像信号補正装
置により信号補正された画像情報に基づき画像を記録す
る記録手段とを有することを特徴とする。

【００１７】

【作用】本発明では、画像読取手段から出力されたアナ
ログ画像信号をＡ／Ｄ変換手段によりデジタル信号に変
換し、該デジタル信号における少なくとも２つの画素信
号間の差分データを補正データ生成手段により生成し、
補正データ生成手段により生成された差分データを補正
データとして記憶手段に記憶し、該記憶手段に記憶され
た補正データを基に補正手段により補正する。

【００１８】また、本発明では、増幅手段によりｍ（ｍ
＞１）倍に増幅されたアナログ増幅信号をＡ／Ｄ変換手
段によりデジタル補正信号に変換し、該デジタル補正信
号を補正データとして記憶手段に記憶する。

【００１９】さらに、本発明では、補正手段は、第１の
補正データを基に第１の補正回路により補正を行い、第
２の補正データを基に第２の補正回路により補正を行い
、前記第１の補正回路は、デジタル基準信号における少
なくとも２つの画素信号間の差分データを第１の補正デ
ータとして補正データ生成回路により生成し、記憶回路
に記憶させ、前記第２の補正回路は、アナログ基準信号
ｍ（ｍ＞１）倍に増幅し、増幅されたアナログ増幅信号
をＡ／Ｄ変換手段によりデジタル補正信号に変換し、該
デジタル補正信号を前記第２の補正データとして前記記
憶手段に記憶する。

【００２０】さらにまた、請求項１または請求項４に記
載の画像信号補正装置より信号補正された画像情報に基
づき記録手段により画像を記録する。

【００２１】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００２２】まず、とりわけ白側の画像信号を補正する
回路に用いられて好ましい例を第１ないし第５実施例で
説明する。

【００２３】これら実施例はシェーディング歪みがイメ
ージセンサの隣接画素間同士ではその差が少ないことを
見い出しなされたものであり、隣接画素の信号差分のみ
を補正データの格納手段に格納することで、補正データ
を圧縮する例である。

【００２４】（第１実施例）図１は第１実施例を示すブ
ロック図である。

【００２５】例えば、ファクシミリ等で原稿画像を送信
する際に使用されるものにイメージセンサを備えたスキ
ャナがある。図１において、１０１はＡ／Ｄ変換手段と
してのＡ／Ｄ変換器で、画像読取手段としてのスキャナ
５０からの画信号をデジタル画信号に変換するものであ
る。＋Ｒｅｆ端子、−Ｒｅｆ端子には量子化範囲を決定
する基準電圧Ｖｄ，Ｖｅが印加されている。また、Ａ／
Ｄ変換器１０１は＋Ｒｅｆ端子にＤ／Ａ変換器１０２か
らのアナログ信号が入力された場合、＋Ｒｅｆ端子が画
素の白側補正レベルに追従して変化し、Ａ／Ｄ変換器１
０１から白側補正された信号が出力されている。１０４
は遅延回路で、Ａ／Ｄ変換器１０１からのデジタル画信
号をスキャナの１画素分または数画素分だけ遅延させる
ものである。１０５は減算器で、Ａ／Ｄ変換器１０１か
らのデジタル画信号と遅延回路１０４からの画信号の差
分をとるものである。１０３は記憶手段としての記憶装
置で、補正データ生成手段としての遅延回路１０４およ
び減算器１０５により得られた差分を補正データとして
記憶するものである。１０６は加算手段を含む補正手段
を構成する白信号再生回路で、差分信号を差分前の信号
に戻すものである。１０２は補正手段を構成するＤ／Ａ
変換器で、白信号再生回路１０６からのデジタル信号を
アナログ信号に変換するものである。１０７はスイッチ
で、基準電源（基準電圧Ｖｄ）またはＤ／Ａ変換器１０
２のいずれかに切り換えるものである。

【００２６】上記構成に於いて、光源からの光をスキャ
ナ５０に設けられた白基準と称するものに反射させ、そ
の反射光をスキャナの各画素に入射させ、各画素の出力
を量子化し、白側補正係数を生成するために必要なデー
タを得ることができる。

【００２７】スキャナにより白基準を読みとったときの
画信号をＡ／Ｄ変換器１０１に入力させ、スキャナ各画
素をＡ／Ｄ変換器１０１によりデジタル変換させる。こ
の際、スイッチ１０７は基準電源（基準電圧Ｖｄ）側に
接続されており、各画素は基準電圧Ｖｄ〜Ｖｅの電圧範
囲で量子化されることになる。そして、Ａ／Ｄ変換器１
０１からのデジタル画信号を遅延回路１０４により例え
ば１画素遅延され、減算器１０５により、現在Ａ／Ｄ変
換器１０１によりＡ／Ｄ変換された出力と１画素前に変
換された出力の差がとられる。したがって、減算器１０
５の出力は正負の値を持った例えばオフセットバイナリ
ーのようなコード体系となる。この値をスキャナの各画
素、１ライン分にわたり記憶装置１０３に格納しておく
。

【００２８】次に、実際の読み取り動作（例えば、ファ
クシミリで原稿を送るとき）に入ると、記憶装置１０３
から、差分データが読み出されて、白信号再生回路１０
６に入力され、白信号再生回路１０６により差分データ
を加算することにより差をとる前の信号に再生される。 減算器１０５，白信号再生回路１０６はともに、減算お
よび加算を始める前に、両方の計算をする際の基準をそ
ろえておく必要がある。この同じ基準から、減算または
加算を行うことにより、差分前の信号を再生できるから
である。白信号再生回路１０６により再生されたデジタ
ル信号はＤ／Ａ変換器１０２によりアナログ変換され、
スイッチ１０７はこのとき、Ｄ／Ａ変換器１０２側に接
続されており、Ａ／Ｄ変換器１０１の＋Ｒｅｆ端子には
Ｄ／Ａ変換器１０２からの信号が入出力されることにな
る。＋Ｒｅｆ端子は画素の白側補正レベルに追従して変
化するので、Ａ／Ｄ変換器１０１のデジタル出力は白側
補正された信号となる。

【００２９】なお、一般的なスキャナの白側出力は、隣
接間もしくは複数画素の範囲内で類似した出力となる特
徴があるので、例えば、隣接した画素の差分はフルスケ
ールに対して０〜数１０％となる。したがって、差分さ
れた値はＡ／Ｄ変換器１０１の出力ビット数に対して小
さなものとなり、記憶装置１０３に必要なビット数もそ
の分軽減させることができ、記憶装置の容量を節約する
ことができる。

【００３０】また、再生された白側補正係数をＤ／Ａ変
換し、それをＡ／Ｄの＋Ｒｅｆに入力させているので、
デジタル的に補正を行うわけではないのでハードウェア
の軽量化を図ることができる。

【００３１】さらに、本実施例では、従来例のように補
正係数を予めＲＯＭに蓄えておくわけではないので、経
時変化に対して強くなる。

【００３２】（第２実施例）第１実施例では次のような
場合、白側補正が正確に行われないことがある。例えば
、図１のＡ／Ｄ変換器の分解能を６ｂｉｔとすると、Ａ
／Ｄ変換器１０１の出力は１０進数の場合、例えば０〜
６３までの６４段階の量子化値となる。ここで、遅延回
路１０４の出力を「５０」、Ａ／Ｄ変換器１０１の出力
を「５５」とすると、減算器１０５の出力は「＋５」と
なり、遅延回路１０４の出力を「５０」、Ａ／Ｄ変換器
１０１の出力を「４５」とすると減算器１０５の出力は
「−５」となる（ここで、演算結果の符号の正負は、遅
延回路１０４の出力からＡ／Ｄ変換器１０１の出力を減
算した場合は逆になることに注意されたい）。また、減
算器１０５の出力ビット数を４ｂｉｔとすると、減算器
１０５の出力は例えば−８〜＋７のような値となる。 したがって、減算結果が−８〜＋７の範囲を越えるよう
な場合は、正しい白側補正が行われなくなってしまう。

【００３３】そこで、本実施例では、減算器１０５の精
度を１／２もしくはそれ以上に下げるかわりに、演算結
果の追従性を２倍もしくはそれ以上に上げるようにした
ものである。

【００３４】すなわち、（１）Ａ／Ｄ変換器１０１出力
の最小分解能側（ＬＳＢ側）の１〜数ｂｉｔ以外の出力
を減算器１０５に入れ、その演算結果を記憶装置１０３
に格納する、（２）Ａ／Ｄ変換器１０１の出力は全て減
算器１０５に入力するが、その演算結果のＬＳＢ側の１
〜数ｂｉｔ以外を記憶装置１０３に格納する、という２
つの方法である。

【００３５】ここで、上記（１），（２）のいずれの方
式においても、白信号再生回路１０６は間引いた演算結
果に合わせて信号の再生を行う必要があることに注意さ
れたい。

【００３６】（第３実施例）第１実施例では、図１の減
算器１０５による演算結果が減算器１０５の出力で表現
しうる範囲を越えてしまうような場合、演算エラーとな
ってしまい、正しい白側補正信号が再生できなくなって
しまうことがある。そこで、本実施例では、図２に示す
ように減算器１０５の演算結果が減算器１０５の出力で
表現しうる範囲の最大値、最小値を越えてしまうような
場合、その最大値、最小値を越えないように制限する制
限手段１０８を減算器１０５に付設するものである。

【００３７】（第４実施例）一例として、図１のＡ／Ｄ
変換器１０１の出力分解能を６ｂｉｔとすると、白信号
再生回路１０６の出力は例えば０〜６３のような値とな
る。第３実施例と同様に白信号再生回路１０６の出力が
前記範囲を越えてしまうと、演算エラーとなり正しい補
正ができなくなることがある。そこで、本実施例では、
図３に示すように白信号再生回路の出力がその範囲を越
えないように制限する制限手段１０９を白信号再生回路
１０６に付設するものである。

【００３８】（第５実施例）第１ないし第４実施例では
、補正係数生成の際に、スキャナで白基準のようなもの
を読みとらせてＡ／Ｄ変換器１の端子＋Ｒｅｆ、−Ｒｅ
ｆに印加される電圧範囲内で量子化させたが、本実施例
では、図４に示すようにＡＢＣ（ＡｕｔｏＢａｃｋｇｒ
ｏｕｎｎｄ　　Ｃｏｎｔｒｏｌ）回路１１０により、各
画像のピークを一定に保つようにした。すなわち、Ｄ／
Ａ変換器１０２の＋Ｒｅｆ端子をＡＢＣ回路１１０の出
力に接続して画像のピークに追従したＡ／Ｄ変換結果を
得るようにした。このようにしたので、スキャナにより
前記白基準より反射率の低いものを読み取った場合でも
、全体に黒めの画像になってしまうことがない。

【００３９】以上第１ないし第５実施例を挙げて説明し
た画信号補正装置は半導体集積回路装置として１チップ
上に一体的に形成されて好ましいものである。

【００４０】次に、とりわけ黒側の画像信号を補正する
回路に用いられて好ましい例を第６および第７実施例で
説明する。

【００４１】Ａ／Ｄ変換器では、所定数のビットの出力
を得るためにはそれよりも充分に多いビット精度で補正
データを処理する必要がある。なぜならば、Ａ／Ｄ変換
器自体による量子化誤差や直線性の歪みその他オフセッ
トにより補正エラーが生じてしまうからである。

【００４２】そこで、第６および第７実施例はＡ／Ｄ変
換する前の信号を増幅手段により増幅してＡ／Ｄ変換し
補正データを生成する例である。

【００４３】（第６実施例）図５は本発明の第６実施例
を示すブロック図である。

【００４４】図において、２１５は増幅手段としての増
幅器で、暗歪データ生成時に制御信号ＣＯＮＴに基づき
増幅率が「ｍ」にされ、画像読み取り手段としてのイメ
ージセンサを備えたスキャナ５１からの画像信号のうち
暗信号がｍ倍に増幅される。増幅器２１５の通常の増幅
率は「１」である。２０１はＡ／Ｄ変換手段としてのＮ
ビットＡ／Ｄ変換器で、増幅器２１５によりｍ倍に増幅
されたアナログ暗信号をディジタル暗信号に変換するも
のである。２０３は記憶手段としての記憶装置で、Ａ／
Ｄ変換器２０１により変換されたディジタル暗信号を格
納するものである。２１２はＤ／Ａ変換手段としてのＮ
ビットＤ／Ａ変換器で、記憶装置２０３から読み出され
たディジタル暗信号を１／ｍ倍にするとともにアナログ
暗信号に変換するものである。２１４は減算としての減
算器で、Ｄ／Ａ変換器２４２からのアナログ暗信号をス
キャナ５１からの画像信号から差し引くものである。Ｖ
１はＡ／Ｄ変換器２０１のディジタル出力の最小値を決
めるアナログ基準電圧である。Ｖ２はＡ／Ｄ変換器２０
１のディジタル出力の最大値を決めるアナログ基準電圧
である。

【００４５】上記構成において、スキャナ５１で黒基準
を読みとるか、あるいは光源を消燈してスキャナ５１を
動作させる最も暗い環境下で読みとるかにより、スキャ
ナ５１の各ビットにおける黒側歪を得ることができる。 この黒側歪をスキャナ５１の各ビットごとに記憶装置２
０３に格納するわけであるが、それに先立ち各部は次の
ように設定される。

【００４６】Ｖ１はＡ／Ｄ変換器２０１のデジタル出力
の最小値を決めるアナログ基準電圧である。Ｖ２はＡ／
Ｄ変換器２０１のデジタル出力の最大値を決めるアナロ
グ基準電圧である。

【００４７】黒側歪データを記憶装置２０３に記憶する
ときには、Ｄ／Ａ変換器２１２の出力はＶ１一定が出力
されるようにする。減算器２１４の出力は画信号と同じ
、つまり黒側歪が出力される。このとき、増幅器２１５
は制御信号ＣＯＮＴにより、ｍ倍に設定される。黒側歪
をＶＮ　とすると、増幅器２１５の出力はｍ×ＶＮ　と
なる。増幅器２１５の出力はＡ／Ｄ変換器２０１でデジ
タル値に変換され、量子化された値はｍ×ＶＮ　となる
。この値を記憶装置２０３に格納する。

【００４８】次に、スキャナ５１の読み取り時には、ス
キャナ５１からの画信号に黒側歪が含まれた画像信号が
入力される。入力された画像信号をＶｉｎ、　有効信号
をＶＳ　とすると、Ｖｉｎ＝ＶＳ　＋ＶＮ　となる。そ
して、記憶装置２０３の黒側歪データを読み出し、Ｄ／
Ａ変換器２１２に入力する。Ｄ／Ａ変換器２１２の入力
端子＋Ｒｅｆの値は（Ｖ２　−Ｖ１　）／ｍとなってい
るので、減算器２０４のマイナス端子に出力される値は
、ｍ×ＶＮ　×（１／ｍ）＝ＶＮ　となる。実際の読み
とり時においては、減算器２１５によりその出力はＶＳ
　となる。増幅器２１５は制御信号ＣＯＮＴにより制御
され、１倍の増幅率に設定され、増幅器２１５の出力は
ＶＳ　となる。このＶＳ　はＡ／Ｄ変換器２０１により
デジタル変換され、黒側歪のないデジタル出力を得るこ
とができる。

【００４９】ところが、従来例のようなデジタルで補正
を行うと、ＮｂｉｔのＡ／Ｄ変換器の場合、補正データ
を生成するときの量子化誤差や、演算の桁落ちにより実
際に有効となる画信号はＮ／４ビットとなる。

【００５０】例えば、６ビット出力が必要なシステムで
は、８ｂｉｔＡ／Ｄ変換器が必要となり、デジタル減算
器も８ｂｉｔ必要となり、システムの経済性や、集積化
に向いていないことがわかる。

【００５１】それに対し、増幅器２１５の増幅率を黒側
歪補正データ格納時のみ、例えば、４倍に設定しておけ
ば、６ビットＡ／Ｄ変換器を用いても、補正データとし
ては８ｂｉｔ精度を出すことができる。そして、Ｄ／Ａ
変換器２１２により１／４倍しながら、アナログ変換す
ることにより、精度良く黒側歪を補正することができる
。

【００５２】このように、Ｄ／Ａ変換器２１２は８ｂｉ
ｔ精度が必要となるが、本実施例は、ＬＳＩ化したとき
のチップ面積や、Ａ／Ｄ対Ｄ／Ａの量子化精度を容易に
向上させることができるという効果がある。

【００５３】また、実際の環境下でスキャナ５１の黒側
歪補正データを生成するので、ＲＯＭ方式に比べて、経
時変化にも強く実利性が高い。

【００５４】さらに、黒側歪は有効信号に比べて小さい
ので、量子化された値はＮｂｉｔよりも小さくなり、記
憶装置２０３に格納する値としてはＮより少ないビット
数でよく、記憶装置の容量を節約することができる。

【００５５】（第７実施例）図６は本発明の第７実施例
を示すブロック図である。

【００５６】本実施例は、第６実施例との比較でいえば
、黒側補正データの生成方法が相違する。すなわち、第
６実施例では、スキャナ５１を１回だけ走査して得られ
る黒側歪みデータを黒側補正データとして記憶装置２０
３に格納した。一方、本実施例では、スキャナ５２を複
数回走査させる。第１回目ではスキャナ５２の各ビット
の黒側歪をそのまま記憶装置２０３に書き込み、第２回
目には記憶装置２０３の出力とそれに対応するスキャナ
５２の各ビットの黒側歪を加算器２１６で加算し、記憶
装置２０３に再び書き込む。以後、これを複数回繰り返
し、この繰り返し回数と同じ除数を持つ割算器２１７に
より記憶装置２０３の内容を割り、黒側補正データを得
た。

【００５７】このように、スキャナ５２の各ビットの黒
側歪補正データを複数回加算して平均を取ることにより
、有効信号と比べ、一般に極めて小さく、ノイズ等の影
響を受けやすい黒側歪の補正データを生成するときに正
しい値が得られ、ノイズの影響が緩和され、システムの
安定性や設計容易性を得ることができる。

【００５８】なお、加算器２１６の後段に１／２割り算
器を入れるようにしても良い。この場合、割算器２１７
を除去することができる。また、加算回数を２Ｎ（＝２
，４，８，１６，…）ステップにして記憶装置から読出
す時に上位方向に１ビットづつシフトするようにしても
よい。この場合、割算器２１７を除去することができる
。

【００５９】以上説明した第６，第７実施例の画信号補
正装置は半導体集積回路装置として１チップ上に形成さ
れて好ましいものである。

【００６０】なお、上述した第１ないし第５実施例と第
６，第７実施例とを組み合わせて簡略化した構成を採用
することにより、記憶装置の小規模化を図ることができ
る。この特徴を利用して外部の記憶装置を白側補正装置
と黒側補正装置とで共有し、かつこの２つの補正装置を
一体化した例を第８実施例で説明する。

【００６１】（第８実施例）図７は本発明の第８実施例
による画像信号補正装置である。

【００６２】まず、光源６０を消灯して、暗時における
イメージセンサ５３の出力をオートゲインコントロール
（ＡＧＣ）回路３２１を介して減算器３１４に入力する
。この場合は減算器３１４において実質的な補正処理は
行われず、増幅器３１５にて４倍にされた後、６ビット
Ａ／Ｄ変換器に入力される。

【００６３】その出力は補正データ生成器３２０により
記憶手段としての８ビットフリップフロップ３０３に記
憶すべきデータに生成されてフリップフロップの上位４
ビットに記憶される。

【００６４】次に、光源６０を点灯させ、イメージセン
サ５３により不図示の白基準を読み取り、信号をＡＧＣ
回路３２１を介して６ビットＡ／Ｄ変換器３０１に入力
する。この時、減算器３１４および増幅器３１５は、実
質的に信号に作用しない。Ａ／Ｄ変換された信号より補
正データ生成器３２０補正データを生成し、８ビットフ
リップフロップ３０３の下位４ビットに記憶させる。

【００６５】この補正データ生成器３２０は第１ないし
第５実施例と同様の遅延回路と減算器を含む構成である
。

【００６６】次に、オリジナルの画像を読み取る動作を
行うフリップフロップ３０３の上位４ビットの固定パタ
ーンノイズデータをチップ間オフセット用Ｄ／Ａ変換器
３１２によって１／４にしてＤ／Ａ変換する。減算器３
１４によりこの信号ＮＳ１と画像信号ＯＳとの差分をと
る。

【００６７】一方、フリップフロップ３０３の下位４ビ
ットに記憶されているデータからシェーディング補正デ
ータ再生器３０６にてシェーディング補正データを再生
し、Ｄ／Ａ変換してＡ／Ｄ変換器３０１の基準電圧とし
てそこに入力する。

【００６８】このようにして、最終的に出力端子７０に
出力された画像信号は固定パターンノイズ補正およびシ
ェーディング補正の行われた信号となっている。

【００６９】３２２は同じＩＣチップ３００内に設けら
れたイメージセンサ５３，フリップフロップ３０３のコ
ントロール回路およびＡＢＣ回路を示す。８０は出力さ
れた画像信号をさらに信号処理し送信する送信手段であ
る。

【００７０】以上説明したように、本実施例は２つの補
正回路を有し、記憶手段を共有するものである。もちろ
ん、上述した第１ないし第５実施例のうち任意の１つと
、第６または第７実施例とを組み合わせることにより、
本実施例の変形例を構成することもできる。

【００７１】以上をまとめると、本例は、画像読取手段
からのアナログ画像信号のうち暗信号を増幅手段により
ｍ倍に増幅し、増幅手段によりｍ倍に増幅されたアナロ
グ暗信号をＡ／Ｄ変換手段によりデジタル暗信号に変換
する・そして、Ａ／Ｄ変換手段により変換されたデジタ
ル暗信号を記憶手段により記憶する。また、読取手段か
らのアナログ画像信号をＡ／Ｄ変換手段によりデジタル
信号に変換し、Ａ／Ｄ変換手段からの画像信号を遅延手
段により１画素以上遅延させる。そして、遅延手段によ
り遅延された画像信号と前記デジタル変換手段からの非
遅延画像信号との差を減算手段によりとる。こうして減
算手段からの得られた差分データを格納手段に格納する
。こうしてから、記憶手段から読み出されたデジタル暗
信号をＤ／Ａ変換手段により１／ｍ倍にするとともにア
ナログ暗信号に変換する。Ｄ／Ａ変換手段からのアナロ
グ暗信号を減算手段により前記画像信号から差し引くこ
とを繰り返し画像信号の補正を行うのである。

【００７２】次に、以下の工程を繰り返す。記憶手段か
らの差分データを加算手段により加算して前記減算手段
により差がとられる前の信号に戻す。加算手段からの画
像信号をアナログ変換手段によりアナログ信号に変換す
る。アナログ変換手段により変換されたアナログ信号に
応じて変換手段により量子化範囲を変化させるとともに
前記画像信号をデジタル信号に変換する。

【００７３】本発明に用いられるイメージセンサ５３と
しては、本発明者畑中等に付与された米国特許第４，４
６１，９５６号明細書に記載されているような非晶質シ
リコンを用いた長尺のイメージセンサが低価格，高解像
度であることから好ましい。

【００７４】また、発明者大見等に付与された米国特許
第４，７９１，４６９号明細書や発明者田中等に付与さ
れた米国特許第４，８１０，８９６号明細書に記載され
ているようなバイポーラトランジスタのエミッタに容量
負荷を設けてエミッタより出力信号を電圧読み出しする
タイプのイメージセンサもより好適に用いられる。

【００７５】（第９実施例）図８は本例に係るセンサユ
ニット１１００を用いて構成した画像情報処理装置とし
て通信機能を有するファクシミリの一例を示す。

【００７６】図において、１１０２は原稿ＣＲを読み取
り位置に向けて給送するための給送手段としての給送ロ
ーラ、１１０４は原稿ＣＲを１枚ずつ確実に分離給送す
るための分離片である。１１０６は白基準を有しセンサ
ユニットに対して読み取り位置に設けられて原稿ＯＲの
被読み取り面を規制するとともに原稿ＯＲを搬送する搬
送手段としてのプラテンローラである。

【００７７】本発明の画像信号補正装置はセンサユニッ
ト１１００またはシステムコントロール基板１１３０の
いずれか一方に設けられる。

【００７８】Ｐはロール紙形態をした記録媒体であり、
光源を有するセンサユニットにより読み取られた画像情
報あるいはファクシミリ装置等の場合には、外部から送
信された画像情報がここに再生される。１１１０は当該
画像形成を行うための記録手段としての記録ヘッドで、
サーマルヘッド，インクジェット記録ヘッド等種々のも
のを用いることができる。また、この記録ヘッドは、シ
リアルタイプのものでも、ラインタイプのものでもよい
。１１１２は記録ヘッド１１１０による記録位置に対し
て記録媒体Ｐを搬送するとともにその被記録面を規制す
る搬送手段としてのプラテンローラである。

【００７９】１１２０は入力／出力手段としての操作入
力を受容するスイッチやメッセージその他、装置の状態
を報知するための表示部等を配したオペレーションパネ
ルである。

【００８０】１１３０は制御手段としてのシステムコン
トロール基板であり、各部の制御を行う制御部（コント
ローラ）や、光電変換素子の駆動回路（ドライバ）、画
像情報の処理部（プロセッサ）、送受信部等が設けられ
る。１１４０は装置の電源である。

【００８１】本発明の情報処理装置に用いられる記録手
段としては、例えば、米国特許第４７２３１２９号明細
書，同第４７４０７９６号明細書にその代表的な構成や
原理が開示されているものが好ましい。この方式は液体
（インク）が保持されているシートや液路に対応して配
置されている電気熱変換体に、記録情報に対応していて
核沸騰を越える急速な温度上昇を与える少なくとも１つ
の駆動信号を印加することによって、電気熱変換体に熱
エネルギを発生せしめ、記録ヘッドの熱作用面に膜沸騰
を生じさせて、結果的にこの駆動信号に１対１対応した
液体（インク）内の気泡を形成できるので有効である。 この気泡の成長，収縮により吐出用開口を介して液体（
インク）を吐出させて、少なくとも１つの液滴を形成す
る。

【００８２】さらに、記録装置が記録できる記録媒体の
最大幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによって、その長さを満
たす構成や一体的に形成された１個の記録ヘッドとして
の構成のいずれでも良い。

【００８３】加えて、装置本体に装着されることで、装
置本体との電気的な接続や装置本体からのインクの供給
が可能になる交換自在のチップタイプの記録ヘッド、あ
るいは記録ヘッド自体にインクタンクが一体的に設けら
れたカートリッジタイプの記録ヘッドを用いた場合にも
本発明は有効である。

【図面の簡単な説明】

【図１】本発明の第１実施例による補正装置を示すブロ
ック図である。

【図２】本発明の第３実施例による補正装置を示すブロ
ック図である。

【図３】本発明の第４実施例による補正装置を示すブロ
ック図である。

【図４】本発明の第５実施例による補正装置を示すブロ
ック図である。

【図５】本発明の第６実施例による補正装置を示すブロ
ック図である。

【図６】本発明の第７実施例による補正装置を示すブロ
ック図である。

【図７】本発明の第８実施例による補正装置を示すブロ
ック図である。

【図８】本発明による画像情報処理装置を示す模式的断
面図である。

【図９】従来の白側画像信号の補正装置を示すブロック
図である。

【図１０】従来の黒側画像信号の補正装置を示すブロッ
ク図である。

【符号の説明】

５０，５１，５２　　スキャナ ６０　　光源 ７０　　補正後出力端子 ８０　　送信手段 １０１，２０１　　Ａ／Ｄ変換器 １０２，２１２　　Ｄ／Ａ変換器 １０３，２０３　　記憶装置 １０４　　遅延回路 １０５，２１４　　減算器 １０６　　白信号再生回路 １０８　　制限手段 １１０　　ＡＢＣ回路 ２１５　　増幅器 ２１６　　加算器 ２１７　　割算器 ３０１　　Ａ／Ｄ変換器 ３０２　　シェーディング用Ｄ／Ａ変換器３０３　　フ
リップフロップ ３０６　　シェーディング用補正データ再生器３１２　
　チップ間オフセット用Ｄ／Ａ変換器３１４　　減算器 ３１５　　増幅器 ３２０　　補正データ生成器 ３２１　　ＡＧＣ ３２２　　センサコントロール，ＦＩＦＯコントロール
，ＡＢＣ回路 １１００　　センサユニット １１０２　　給送ローラ １１０４　　分離片 １１０６　　プラテンローラ １１１０　　記録ヘッド １１１２　　プラテンローラ １１２０　　オペレーションパネル １１３０　　システムコントロール基板１１４０　　電
源 Ｐ　　記録媒体 ＯＲ　　原稿

Claims (8)

【特許請求の範囲】
1. 【請求項１】　　画像読取手段から出力されたアナログ
   画像信号をデジタル信号に変換するＡ／Ｄ変換手段と、
   前記デジタル信号における少なくとも２つの画素信号間
   の差分データを生成する補正データ生成手段と、該補正
   データ生成手段により生成された差分データを補正デー
   タとして記憶する記憶手段と、該記憶手段に記憶された
   補正データを基に信号補正を行う補正手段とを備えたこ
   とを特徴とする画像信号補正装置。
2. 【請求項２】　　請求項１において、前記補正データ生
   成手段は、前記Ａ／Ｄ変換手段からのデジタル信号を少
   なくとも１画素信号分遅延させる遅延回路と、該遅延回
   路により遅延された遅延信号と前記Ａ／Ｄ変換手段から
   の非遅延信号との差をとる減算器とを含むことを特徴と
   する画像信号補正装置。
3. 【請求項３】　　請求項１または請求項２において、前
   記補正手段は、前記記憶手段に記憶された補正データを
   加算してデジタル補正信号に復元する加算器と、前記デ
   ジタル補正信号をＤ／Ａ変換して得られるアナログ補正
   信号を基準信号として前記Ａ／Ｄ変換手段に入力するＤ
   ／Ａ変換器とを有することを特徴とする画像信号補正装
   置。
4. 【請求項４】　　画像読取手段から出力されたアナログ
   画像信号をデジタル信号に変換するためのＡ／Ｄ変換手
   段と、補正データを記憶するための記憶手段と、該記憶
   手段に記憶された補正データを基に信号補正を行う補正
   手段とを有する画像信号補正装置において、アナログ基
   準信号をｍ（ｍ＞１）倍に増幅する増幅手段を具備し、
   増幅されたアナログ増幅信号を前記Ａ／Ｄ変換手段によ
   りデジタル補正信号に変換し、該デジタル補正信号を前
   記補正データとして前記記憶手段に記憶する回路構成を
   含むことを特徴とする画像信号補正装置。
5. 【請求項５】　　請求項４において、前記補正手段は、
   前記記憶手段に記憶された補正データを１／ｍ倍しアナ
   ログ補正信号に変換するＤ／Ａ変換器と、該Ｄ／Ａ変換
   器からのアナログ補正信号を前記画像読取手段より出力
   されたアナログ画像信号より差し引く減算器とを有する
   ことを特徴とする画像信号補正装置。
6. 【請求項６】　　画像読取手段から出力されたアナログ
   画像信号をデジタル信号に変換するためのＡ／Ｄ変換手
   段と、補正データを記憶するための記憶手段と、前記記
   憶手段に記憶された補正データを基に信号補正を行う補
   正手段とを有する画像信号補正装置において、前記補正
   手段は第１の補正データを基に補正を行う第１の補正回
   路と、第２の補正データを基に補正を行う第２の補正回
   路とを有し、前記第１の補正回路はデジタル基準信号に
   おける少なくとも２つの画素信号間の差分データを第１
   の補正データとして生成し前記記憶回路に記憶させる補
   正データ生成回路を含み、前記第２の補正回路は、アナ
   ログ基準信号をｍ（ｍ＞１）倍に増幅し、増幅されたア
   ナログ増幅信号を前記Ａ／Ｄ変換手段によりデジタル補
   正信号に変換し、該デジタル補正信号を前記第２の補正
   データとして前記記憶手段に記憶する回路を含むことを
   特徴とする画像信号補正装置。
7. 【請求項７】　　請求項１または請求項４に記載の画像
   信号補正装置と、該画像信号補正装置により信号補正さ
   れた画像情報に基づき画像を記録する記録手段とを有す
   ることを特徴とする画像情報処理装置。
8. 【請求項８】　　請求項７において、前記記録手段は熱
   エネルギーを利用してインクを吐出して記録を行う記録
   ヘッドであることを特徴とする画像情報処理装置。