JPH0787531B2 - 読み取り装置 - Google Patents
読み取り装置Info
- Publication number
- JPH0787531B2 JPH0787531B2 JP63009023A JP902388A JPH0787531B2 JP H0787531 B2 JPH0787531 B2 JP H0787531B2 JP 63009023 A JP63009023 A JP 63009023A JP 902388 A JP902388 A JP 902388A JP H0787531 B2 JPH0787531 B2 JP H0787531B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- electric signal
- output
- correction value
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フアクシミリ装置等に用いる読み取り装置に
関し、特に光電変換素子の感度ムラ補正機能を有する読
み取り装置に関するものである。
関し、特に光電変換素子の感度ムラ補正機能を有する読
み取り装置に関するものである。
従来、第５図に示すブロツク図のような読み取り装置が
提案されていた。図において、１は白色板、２は原稿照
射用の蛍光灯、４は蛍光灯３の電源、５は集光用のレン
ズ、６は増幅器を内蔵した光電変換素子、７は入力信号
をA/D変換によりデイジタル信号に変換して任意の増幅
率で増幅すると共に、再びD/A変換してアナログ信号と
して出力する増幅器である。８は基準電源９と増幅器７
からの出力とを比べる比較器、10は感度ムラ補正制御回
路、11は補正量を蓄積するメモリ、12はメモリ11のアド
レスカウンタ、13はメモリ11の制御回路、14は基準クロ
ツク発生器、15は補正量をメモリ11に蓄積するためのス
タートスイツチ、16はバアフア、17は補正画信号出力端
子である。
提案されていた。図において、１は白色板、２は原稿照
射用の蛍光灯、４は蛍光灯３の電源、５は集光用のレン
ズ、６は増幅器を内蔵した光電変換素子、７は入力信号
をA/D変換によりデイジタル信号に変換して任意の増幅
率で増幅すると共に、再びD/A変換してアナログ信号と
して出力する増幅器である。８は基準電源９と増幅器７
からの出力とを比べる比較器、10は感度ムラ補正制御回
路、11は補正量を蓄積するメモリ、12はメモリ11のアド
レスカウンタ、13はメモリ11の制御回路、14は基準クロ
ツク発生器、15は補正量をメモリ11に蓄積するためのス
タートスイツチ、16はバアフア、17は補正画信号出力端
子である。
次に動作について説明する。電源４によつて点灯した蛍
光灯２の光が白色板１へ照射され、その白色板の反射光
がレンズ５を介して光電変換素子６へ集光される。光電
変換素子６はこの反射光を電気信号へ変換し増幅器７へ
出力する。増幅器７は感度ムラ補正制御回路10により増
幅率が設定され、初期状態では入力された電気信号を基
準電源９の電位より高く増幅するように設定してある。
従つて、比較器８は初期状態において常に基準電源９よ
り増幅器７の出力電位が高いため、感度ムラ補正制御回
路10へ「１」が出力される。そして、補正の開始はスタ
ートスイツチ15をオンに投入することで行なわれる。さ
て、スタートスイツチ15をオンに投入するとアドレスカ
ウンタ12は０番地にリセツトされ、メモリ11の０番地を
指定する。このとき比較器８は「１」を出力しており、
この出力を感度ムラ補正制御回路10が受け増幅器７の増
幅率の設定を1/2にするよう動作する。そして、増幅器
７の増幅率を1/2にしたときの比較器８の出力が「１」
のままであればメモリ11に「１」を蓄積する。このよう
に動作することにより光電変換素子６からの信号の第１
ビツト目の第１回目における補正値が得られる。同様に
して第２ビツト目を比較器８により比較し、たとえば増
幅器７の増幅率が1/2のとき基準電源９の電位より増幅
器７の出力が低い場合は「０」がメモリ11に蓄積され
る。このように順次メモリ11に最終ビツトまで補正値を
蓄積して第１回目が完了する。同様に第２回目は増幅器
７の増幅率を感度ムラ補正制御回路10により1/4に設定
して補正値をメモリ11に蓄積する。そして、この補正回
数は合計８回行なわれる。
光灯２の光が白色板１へ照射され、その白色板の反射光
がレンズ５を介して光電変換素子６へ集光される。光電
変換素子６はこの反射光を電気信号へ変換し増幅器７へ
出力する。増幅器７は感度ムラ補正制御回路10により増
幅率が設定され、初期状態では入力された電気信号を基
準電源９の電位より高く増幅するように設定してある。
従つて、比較器８は初期状態において常に基準電源９よ
り増幅器７の出力電位が高いため、感度ムラ補正制御回
路10へ「１」が出力される。そして、補正の開始はスタ
ートスイツチ15をオンに投入することで行なわれる。さ
て、スタートスイツチ15をオンに投入するとアドレスカ
ウンタ12は０番地にリセツトされ、メモリ11の０番地を
指定する。このとき比較器８は「１」を出力しており、
この出力を感度ムラ補正制御回路10が受け増幅器７の増
幅率の設定を1/2にするよう動作する。そして、増幅器
７の増幅率を1/2にしたときの比較器８の出力が「１」
のままであればメモリ11に「１」を蓄積する。このよう
に動作することにより光電変換素子６からの信号の第１
ビツト目の第１回目における補正値が得られる。同様に
して第２ビツト目を比較器８により比較し、たとえば増
幅器７の増幅率が1/2のとき基準電源９の電位より増幅
器７の出力が低い場合は「０」がメモリ11に蓄積され
る。このように順次メモリ11に最終ビツトまで補正値を
蓄積して第１回目が完了する。同様に第２回目は増幅器
７の増幅率を感度ムラ補正制御回路10により1/4に設定
して補正値をメモリ11に蓄積する。そして、この補正回
数は合計８回行なわれる。
以上の動作によってメモリ11に補正値が得られ、実際の
原稿読み取りの場合にメモリ11から制御回路13によつて
各読み取りビツト毎に補正値を感度ムラ補正制御回路10
へ出力し、増幅器７を制御する。従つて、白色板１の反
射光に対する光電変換素子、蛍光灯、レンズ等の光学系
の読み取りムラを解消させることができる。
原稿読み取りの場合にメモリ11から制御回路13によつて
各読み取りビツト毎に補正値を感度ムラ補正制御回路10
へ出力し、増幅器７を制御する。従つて、白色板１の反
射光に対する光電変換素子、蛍光灯、レンズ等の光学系
の読み取りムラを解消させることができる。
しかしながら、従来の読み取り装置は１つの反射光量に
対する感度ムラの補正はできるが、各種の反射光量の度
合によつて生じる感度ムラについては補正をすることが
できない。特に中間モードを重視する中間調レベルにつ
いては、光電変換素子６自体の特性が読み取り装置の性
能となつて補正することができなかつた。従つて、中間
調画質の原稿を読み取つて送信した場合、受信側におけ
る原稿の再現において画質を著しく劣化させる問題を有
していた。
対する感度ムラの補正はできるが、各種の反射光量の度
合によつて生じる感度ムラについては補正をすることが
できない。特に中間モードを重視する中間調レベルにつ
いては、光電変換素子６自体の特性が読み取り装置の性
能となつて補正することができなかつた。従つて、中間
調画質の原稿を読み取つて送信した場合、受信側におけ
る原稿の再現において画質を著しく劣化させる問題を有
していた。
本発明は前述のような問題点を解消するためになされた
もので、光電変換素子６の特性に依存することなく中間
調を識別することができる読み取り装置を得ることを目
的とする。
もので、光電変換素子６の特性に依存することなく中間
調を識別することができる読み取り装置を得ることを目
的とする。
本発明に係る読み取り装置は、１つの反射光量の補正値
だけでなく読み取り対象へ光を照射するために配置され
た複数の光量に調整が可能な光源と、読み取り対象から
の反射光量を抽出して電気信号へ変換する光電変換手段
と、電気信号を任意の増幅率に増幅する増幅手段と、複
数の基準電圧を生成し、これら複数の基準電圧中から光
源の光量に応じた基準電圧を出力する基準電源と、増幅
した電気信号を基準電源からの基準電圧と比較して比較
結果を出力する比較手段と、白色の読み取り対象で得ら
れた複数の光量における比較結果を補正値として蓄積す
る複数のメモリと、比較結果と制御出力とによって増幅
手段の増幅率を制御する第１の制御手段と、送信原稿を
読み取り対象としたときに得られる電気信号の信号レベ
ルを判定し、これに適した補正値を複数のメモリ中から
選択して第１の制御手段へ制御出力として出力する第２
の制御手段とを備えるようにしたものである。
だけでなく読み取り対象へ光を照射するために配置され
た複数の光量に調整が可能な光源と、読み取り対象から
の反射光量を抽出して電気信号へ変換する光電変換手段
と、電気信号を任意の増幅率に増幅する増幅手段と、複
数の基準電圧を生成し、これら複数の基準電圧中から光
源の光量に応じた基準電圧を出力する基準電源と、増幅
した電気信号を基準電源からの基準電圧と比較して比較
結果を出力する比較手段と、白色の読み取り対象で得ら
れた複数の光量における比較結果を補正値として蓄積す
る複数のメモリと、比較結果と制御出力とによって増幅
手段の増幅率を制御する第１の制御手段と、送信原稿を
読み取り対象としたときに得られる電気信号の信号レベ
ルを判定し、これに適した補正値を複数のメモリ中から
選択して第１の制御手段へ制御出力として出力する第２
の制御手段とを備えるようにしたものである。
本発明は原稿の送信前に各種の反射光量に応じた補正値
を複数のメモリに蓄積する。そして、原稿を送信する
際、原稿の読み取り信号レベルを判定し、その信号レベ
ルに適した補正値を出力して原稿の読み取り信号の補正
を行う。
を複数のメモリに蓄積する。そして、原稿を送信する
際、原稿の読み取り信号レベルを判定し、その信号レベ
ルに適した補正値を出力して原稿の読み取り信号の補正
を行う。
以下、本発明の一実施例を図について説明する。第１図
は本発明に係る一実施例を示すブロツク図である。図に
おいて、第５図と同一または相当部には同一符号が付し
てある。３はそれぞれ電圧が異なる電源4a〜4dの中から
１つの電源を選び蛍光灯２へ接続するための切換スイツ
チ、６は光電変換手段である光電変換素子、７はデイジ
タル制御により増幅率を変えることができる増幅手段で
ある増幅器、８は比較手段である比較器、9a〜9dはそれ
ぞれ異なる基準電圧を持つ基準電源、10は第１の制御手
段である感度ムラ補正制御回路、11a〜11dは補正値を蓄
積するメモリ、18はそれぞれ異なる基準電圧を持つ基準
電源9a〜9dの中から１つの基準電源を選び比較器８へ接
続するための切換スイツチ、19は送信原稿の信号レベル
を４段階に変換するA/D変換器、20はA/D変換器19の出力
によりメモリ11a〜11dを制御する第２の制御手段である
メモリ制御回路、21はA/D変換器19の出力により感度ム
ラ補正制御回路10へのメモリ11a〜11dの出力を切替える
メモリ切替回路である。なお、電源4a〜4dの中で、電源
4aが一番明るく蛍光灯２を点灯させる電源であり、順次
4b,4c,4dと暗くなるように設置してある。また、切換ス
イツチ３と切換スイツチ18は連動する。
は本発明に係る一実施例を示すブロツク図である。図に
おいて、第５図と同一または相当部には同一符号が付し
てある。３はそれぞれ電圧が異なる電源4a〜4dの中から
１つの電源を選び蛍光灯２へ接続するための切換スイツ
チ、６は光電変換手段である光電変換素子、７はデイジ
タル制御により増幅率を変えることができる増幅手段で
ある増幅器、８は比較手段である比較器、9a〜9dはそれ
ぞれ異なる基準電圧を持つ基準電源、10は第１の制御手
段である感度ムラ補正制御回路、11a〜11dは補正値を蓄
積するメモリ、18はそれぞれ異なる基準電圧を持つ基準
電源9a〜9dの中から１つの基準電源を選び比較器８へ接
続するための切換スイツチ、19は送信原稿の信号レベル
を４段階に変換するA/D変換器、20はA/D変換器19の出力
によりメモリ11a〜11dを制御する第２の制御手段である
メモリ制御回路、21はA/D変換器19の出力により感度ム
ラ補正制御回路10へのメモリ11a〜11dの出力を切替える
メモリ切替回路である。なお、電源4a〜4dの中で、電源
4aが一番明るく蛍光灯２を点灯させる電源であり、順次
4b,4c,4dと暗くなるように設置してある。また、切換ス
イツチ３と切換スイツチ18は連動する。
次に動作について説明する。第２図は光電変換素子６に
よつて出力された電気信号の波形図、第３図（ａ）は電
気信号の波形図、同図（ｂ）は同図（ａ）のＸ部波形の
時間軸を拡大した波形図、同図（ｃ）は同図（ｂ）にお
けるメモリ11aへの入力モデルの説明図である。切換ス
イツチ３を接点3aに連結すると、蛍光灯２と電源4aとが
接続されて蛍光灯２の光が白色板１へ照射される。白色
板１の反射光量はレンズ５を介して光電変換素子６に集
光され、第２図の波形Ａに示す電気信号に変換して増幅
器７へ出力する。このとき切換スイツチ３と連動した切
換スイツチ18が接点18aと連結されるため基準電源9aに
よつて基準電位ａが同時に設定される。増幅器７は感度
ムラ補正制御回路10により増幅率が設定され、初期状態
では入力された電気信号を基準電源9aの電位より高く増
幅するように設定してある。そのため比較器８は初期状
態において常に基準電源９の基準電位より増幅器７の出
力電位が高いため、感度ムラ補正制御回路10へ「１」が
出力される。また、補正の開始はスタートスイツチ15を
オンに投入することで行なわれる。さて、スタートスイ
ツチ15をオンに投入すると感度ムラ補正制御回路10はメ
モリ11aを選択し、メモリ11aの０番地を指定する。この
とき第３図（ｂ）に示すように増幅器７の出力ｌは基準
電位ａより高いため比較器８は「１」を出力し、この出
力を感度ムラ補正制御回路10が受け増幅器７の増幅率の
設定を1/2にする。そして、増幅器７の増幅率を1/2にし
たときの出力ｍが基準電位ａより高くなれば比較器８は
「１」を出力し、第３図（ｃ）に示すようにメモリ11a
の第１ビツト目に第１回目の補正値「１」が蓄積され
る。同様にして第２ビツト目は基準電位ａに対して、増
幅器７の増幅率が1/2のとき出力ｍが低くなるためメモ
リ11aに「０」が蓄積される。このように順次補正値を
メモリ11aに蓄積して８ビツトまで第１回目の補正値を
得ることができる。同様にして第２回目は増幅器７の増
幅率を1/4に設定して補正値をメモリ11aに蓄積する。そ
して、補正の回数は増幅器７の増幅率を1/2,1/4……1/2
56まで合計８回繰返し行なわれる。次に切換スイツチ３
を接点3bに連結すると蛍光灯２は電源4bと接続され、光
電変換素子６は第２図の波形Ｂに示す電気信号を出力す
ると共に、切換スイツチ18が接点18bに連結され基準電
源9bによつて基準電位ｂが同時に設定される。以降は前
述した動作を繰返し行い電源4bにおける反射光量の補正
値をメモリ11bに蓄積する。同様に切換スイツチ３及び
切換スイツチ18の各接点を連結することによつて第２図
に示す波形C,D、基準電位c,dを得ることができ、各反射
光量における補正値がメモリ11c,11dに蓄積される。
よつて出力された電気信号の波形図、第３図（ａ）は電
気信号の波形図、同図（ｂ）は同図（ａ）のＸ部波形の
時間軸を拡大した波形図、同図（ｃ）は同図（ｂ）にお
けるメモリ11aへの入力モデルの説明図である。切換ス
イツチ３を接点3aに連結すると、蛍光灯２と電源4aとが
接続されて蛍光灯２の光が白色板１へ照射される。白色
板１の反射光量はレンズ５を介して光電変換素子６に集
光され、第２図の波形Ａに示す電気信号に変換して増幅
器７へ出力する。このとき切換スイツチ３と連動した切
換スイツチ18が接点18aと連結されるため基準電源9aに
よつて基準電位ａが同時に設定される。増幅器７は感度
ムラ補正制御回路10により増幅率が設定され、初期状態
では入力された電気信号を基準電源9aの電位より高く増
幅するように設定してある。そのため比較器８は初期状
態において常に基準電源９の基準電位より増幅器７の出
力電位が高いため、感度ムラ補正制御回路10へ「１」が
出力される。また、補正の開始はスタートスイツチ15を
オンに投入することで行なわれる。さて、スタートスイ
ツチ15をオンに投入すると感度ムラ補正制御回路10はメ
モリ11aを選択し、メモリ11aの０番地を指定する。この
とき第３図（ｂ）に示すように増幅器７の出力ｌは基準
電位ａより高いため比較器８は「１」を出力し、この出
力を感度ムラ補正制御回路10が受け増幅器７の増幅率の
設定を1/2にする。そして、増幅器７の増幅率を1/2にし
たときの出力ｍが基準電位ａより高くなれば比較器８は
「１」を出力し、第３図（ｃ）に示すようにメモリ11a
の第１ビツト目に第１回目の補正値「１」が蓄積され
る。同様にして第２ビツト目は基準電位ａに対して、増
幅器７の増幅率が1/2のとき出力ｍが低くなるためメモ
リ11aに「０」が蓄積される。このように順次補正値を
メモリ11aに蓄積して８ビツトまで第１回目の補正値を
得ることができる。同様にして第２回目は増幅器７の増
幅率を1/4に設定して補正値をメモリ11aに蓄積する。そ
して、補正の回数は増幅器７の増幅率を1/2,1/4……1/2
56まで合計８回繰返し行なわれる。次に切換スイツチ３
を接点3bに連結すると蛍光灯２は電源4bと接続され、光
電変換素子６は第２図の波形Ｂに示す電気信号を出力す
ると共に、切換スイツチ18が接点18bに連結され基準電
源9bによつて基準電位ｂが同時に設定される。以降は前
述した動作を繰返し行い電源4bにおける反射光量の補正
値をメモリ11bに蓄積する。同様に切換スイツチ３及び
切換スイツチ18の各接点を連結することによつて第２図
に示す波形C,D、基準電位c,dを得ることができ、各反射
光量における補正値がメモリ11c,11dに蓄積される。
実際の送信原稿読み取りの際には、光電変換素子６の出
力はA/D変換器19で信号レベルを判定し、その結果をメ
モリ制御回路20とメモリ出力切替回路21へ出力する。メ
モリ制御回路20は各種の反射光量の補正値が蓄積されて
いるメモリ11a〜11dの中から、現在読み取られている送
信原稿の信号レベルに適した補正値を選び出しメモリ出
力切替回路21を介して感度ムラ補正制御回路10へ出力す
る。感度ムラ補正制御回路10は補正値に応じて増幅器７
の増幅率を制御することによつて感度ムラのない読み取
り信号を補正画信号出力端子17に出力させる。従つて、
本装置は各種の反射光量に対して補正を行つているの
で、第６図に示す従来の補正波形に比べ第４図に示す本
発明の補正波形のように、各出力レベルにおいても感度
ムラのない平坦な波形を得ることができる。
力はA/D変換器19で信号レベルを判定し、その結果をメ
モリ制御回路20とメモリ出力切替回路21へ出力する。メ
モリ制御回路20は各種の反射光量の補正値が蓄積されて
いるメモリ11a〜11dの中から、現在読み取られている送
信原稿の信号レベルに適した補正値を選び出しメモリ出
力切替回路21を介して感度ムラ補正制御回路10へ出力す
る。感度ムラ補正制御回路10は補正値に応じて増幅器７
の増幅率を制御することによつて感度ムラのない読み取
り信号を補正画信号出力端子17に出力させる。従つて、
本装置は各種の反射光量に対して補正を行つているの
で、第６図に示す従来の補正波形に比べ第４図に示す本
発明の補正波形のように、各出力レベルにおいても感度
ムラのない平坦な波形を得ることができる。
以上説明のように本発明は、各種の反射光量について感
度ムラの補正を行うように構成したので、光電変換素子
により変動する感度ムラを中間調レベルまで補正するこ
とができるため、光電変換素子の特性影響されず良質の
中間調画質を伝送できるなど顕著な効果を有する。
度ムラの補正を行うように構成したので、光電変換素子
により変動する感度ムラを中間調レベルまで補正するこ
とができるため、光電変換素子の特性影響されず良質の
中間調画質を伝送できるなど顕著な効果を有する。
第１図は本発明の一実施例を示すブロツク図、第２図は
光電変換素子によつて出力された電気信号の波形図、第
３図（ａ）は電気信号の波形図、同図（ｂ）は同図
（ａ）のＸ部波形の時間軸を拡大した波形図、同図
（ｃ）は同図（ｂ）におけるメモリへの入力モデルの説
明図、第４図は本発明における補正波形図、第５図は従
来例を示すブロツク図、第６図は従来の補正波形図であ
る。 ３……切換スイツチ、4a〜4d……電源、６……光電変換
素子、７……増幅器、８……比較器、9a〜9d……基準電
源、10……感度ムラ補正制御回路、11a〜11d……メモ
リ、18……切換スイツチ、19……A/D変換器、20……メ
モリ制御回路、21……メモリ切替回路。
光電変換素子によつて出力された電気信号の波形図、第
３図（ａ）は電気信号の波形図、同図（ｂ）は同図
（ａ）のＸ部波形の時間軸を拡大した波形図、同図
（ｃ）は同図（ｂ）におけるメモリへの入力モデルの説
明図、第４図は本発明における補正波形図、第５図は従
来例を示すブロツク図、第６図は従来の補正波形図であ
る。 ３……切換スイツチ、4a〜4d……電源、６……光電変換
素子、７……増幅器、８……比較器、9a〜9d……基準電
源、10……感度ムラ補正制御回路、11a〜11d……メモ
リ、18……切換スイツチ、19……A/D変換器、20……メ
モリ制御回路、21……メモリ切替回路。
Claims (1)
- 【請求項１】読み取り対象へ光を照射するために配置さ
れた複数の光量に調整が可能な光源と、 前記読み取り対象からの反射光量を抽出して電気信号へ
変換する光電変換手段と、 前記電気信号を任意の増幅率に増幅する増幅手段と、 複数の基準電圧を生成し、これら複数の基準電圧中から
前記光源の光量に応じた基準電圧を出力する基準電源
と、 前記増幅した電気信号を前記基準電源からの基準電圧と
比較して比較結果を出力する比較手段と、 白色の読み取り対象で得られた複数の光量における前記
比較結果を補正値として蓄積する複数のメモリと、 前記比較結果と制御出力とによって前記増幅手段の増幅
率を制御する第１の制御手段と、 送信原稿を読み取り対象としたときに得られる前記電気
信号の信号レベルを判定し、これに適した補正値を前記
複数のメモリ中から選択して前記第１の制御手段へ前記
制御出力として出力する第２の制御手段とを備えたこと
を特徴とする読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009023A JPH0787531B2 (ja) | 1988-01-18 | 1988-01-18 | 読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009023A JPH0787531B2 (ja) | 1988-01-18 | 1988-01-18 | 読み取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183955A JPH01183955A (ja) | 1989-07-21 |
| JPH0787531B2 true JPH0787531B2 (ja) | 1995-09-20 |
Family
ID=11709060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63009023A Expired - Lifetime JPH0787531B2 (ja) | 1988-01-18 | 1988-01-18 | 読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787531B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125373A (ja) * | 1984-07-13 | 1986-02-04 | Fuji Xerox Co Ltd | シエ−デイング補正装置 |
| JPS62172866A (ja) * | 1986-01-27 | 1987-07-29 | Canon Inc | 画像読取り装置 |
-
1988
- 1988-01-18 JP JP63009023A patent/JPH0787531B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01183955A (ja) | 1989-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6785026B1 (en) | Image reading apparatus and control method therefor | |
| US5382782A (en) | Circuit for adjusting sensitivity of optical character reader and method thereof | |
| US4745488A (en) | Image reader | |
| US6791612B1 (en) | CMOS image sensor having a pixel array in a wider dynamic range | |
| JPH04365264A (ja) | 原稿読取装置 | |
| JPWO2006098374A1 (ja) | 撮像装置、信号処理装置及び信号処理方法 | |
| JPH0787531B2 (ja) | 読み取り装置 | |
| JP2916365B2 (ja) | Ｃｃｄ駆動方法およびｃｃｄ駆動装置 | |
| JPS63292763A (ja) | 画像読取装置 | |
| JPH0215152B2 (ja) | ||
| JP2915448B2 (ja) | イメージセンサの２値化出力方法 | |
| JPH0224066B2 (ja) | ||
| JP2539447Y2 (ja) | 画像処理装置 | |
| JP3027000B2 (ja) | 画像読取装置 | |
| JPS6243265A (ja) | シエ−デイング補正回路 | |
| JPH04351067A (ja) | ゲインコントロール装置 | |
| JPS59219069A (ja) | 原稿読取装置 | |
| JPH0937022A (ja) | 多素子センサの校正方法及びその装置 | |
| JPS63142959A (ja) | 画像入力装置 | |
| JPH01117571A (ja) | 光学走査装置 | |
| JPS61257069A (ja) | 光量変化補正方法 | |
| JPH09259253A (ja) | 画像入力装置 | |
| JPH07131644A (ja) | 画像読取装置 | |
| JPH07170369A (ja) | 発光素子駆動用集積回路およびその周辺回路 | |
| JP2004080730A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |