JPH02237223A - 広周波数帯域位相同期回路 - Google Patents
広周波数帯域位相同期回路Info
- Publication number
- JPH02237223A JPH02237223A JP1057152A JP5715289A JPH02237223A JP H02237223 A JPH02237223 A JP H02237223A JP 1057152 A JP1057152 A JP 1057152A JP 5715289 A JP5715289 A JP 5715289A JP H02237223 A JPH02237223 A JP H02237223A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- phase
- oscillation
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は位相同期回路に関し、特に広範囲の入力周波数
に同期する際にどの周波数にも同期できるように閉ルー
プ内に変換周波数可変の周波数変換器と分周比可変の分
周器を有する位相同期回路に関する。
に同期する際にどの周波数にも同期できるように閉ルー
プ内に変換周波数可変の周波数変換器と分周比可変の分
周器を有する位相同期回路に関する。
(従来の技術》
従来、この種の位相同期回路は第3図にその構成図を示
すように比較的簡易な構成で実現されていた。第3図に
おいて21は位相比較器、22はフィルター回路、23
は電圧制御発振器(VoltageControlle
d Oscillator:以下VCOという)、24
は分周回路である。本構成において位相比較器21は積
分形のものであり、即ち、入力信号101の周波数と分
周の結果出てくる周波数差が大きい時は周波数差の極性
によりデジタル的にハイレベル(H)又はロウレベル(
L)信号を出力し、近似する周波数であればその周波数
差あるいはその極性に応じてHLHL・・・、又はL
H L H・・の遷移信号を出すものとする。
すように比較的簡易な構成で実現されていた。第3図に
おいて21は位相比較器、22はフィルター回路、23
は電圧制御発振器(VoltageControlle
d Oscillator:以下VCOという)、24
は分周回路である。本構成において位相比較器21は積
分形のものであり、即ち、入力信号101の周波数と分
周の結果出てくる周波数差が大きい時は周波数差の極性
によりデジタル的にハイレベル(H)又はロウレベル(
L)信号を出力し、近似する周波数であればその周波数
差あるいはその極性に応じてHLHL・・・、又はL
H L H・・の遷移信号を出すものとする。
第3図において入力信号101の任意の周波数に対して
同期するためにはVC023の出力周波数が低周波領域
から高周波領域まで一様に発振することが必要であるが
、このような広帯域なVC○(例えば6.4KI+。〜
6. 4 MII2のように1000倍の変化範囲を有
するもの)は実現が難しいことがら分周器24を介する
ことにより所定の周波数に分周していた。
同期するためにはVC023の出力周波数が低周波領域
から高周波領域まで一様に発振することが必要であるが
、このような広帯域なVC○(例えば6.4KI+。〜
6. 4 MII2のように1000倍の変化範囲を有
するもの)は実現が難しいことがら分周器24を介する
ことにより所定の周波数に分周していた。
例えば分周比Nの分周器(Nは整数)を介したとしてN
=2〜1000まで設定が可能とすると上記の例ではV
COは6. 4 Mtlz〜1 2. 4 Mtlz
* ’C”R 化ずれば所定の周波数を得ることができ
る。
=2〜1000まで設定が可能とすると上記の例ではV
COは6. 4 Mtlz〜1 2. 4 Mtlz
* ’C”R 化ずれば所定の周波数を得ることができ
る。
(発明が解決しようとずる課題)
しかるにこのような場合でもなおVCOの変化率は12
.4M!1。/ 6. 4 MII2と2倍も必要であ
り、このような変化率の大きい■C○は実現に当ってそ
の周波数安定度が良くなく、位相同期回路を形成した際
の引き込み範囲を広くする必要があり、そのループパラ
メーターの設計を難しくしていた。
.4M!1。/ 6. 4 MII2と2倍も必要であ
り、このような変化率の大きい■C○は実現に当ってそ
の周波数安定度が良くなく、位相同期回路を形成した際
の引き込み範囲を広くする必要があり、そのループパラ
メーターの設計を難しくしていた。
また、分周器の分周比の設定がNであることから特定の
周波数付近で発振させたとしても整数で割りきれない周
波数に対して同期させようとした時にはやはり引き込み
範囲を大きくする必要があり、同様にそのループパラメ
ーターの設計を難しくしていたという問題がある。
周波数付近で発振させたとしても整数で割りきれない周
波数に対して同期させようとした時にはやはり引き込み
範囲を大きくする必要があり、同様にそのループパラメ
ーターの設計を難しくしていたという問題がある。
本発明の目的は、上記従来技術の問題点に鑑みて、位相
同期回路の帰還系内に、変換周波数が可変の周波数変換
器を設けて、VC○の出力信号の周波数を変換するとと
もに、分周器の分周比を可変とすることにより、■CO
の変化率が小さくとも(即ち、発振領域が狭くとも)、
広範囲の入力周波数に対して位相同期がとれるループパ
ラメータの設計が容易な位相同期回路を提供することに
ある。
同期回路の帰還系内に、変換周波数が可変の周波数変換
器を設けて、VC○の出力信号の周波数を変換するとと
もに、分周器の分周比を可変とすることにより、■CO
の変化率が小さくとも(即ち、発振領域が狭くとも)、
広範囲の入力周波数に対して位相同期がとれるループパ
ラメータの設計が容易な位相同期回路を提供することに
ある。
(課題を解決するための手段)
本発明は、上記の目的を達成するために次の手段構成を
有ずる。
有ずる。
即ち、本発明の広周波数帯域位相同期回路は、2つの入
力信号の周波数ならびに位相を比較しその差に対応した
電圧を発生し出力する位相比較器と; 位相比較器の出
力電圧をろ波ずる低域フィルタと; 低域フィルタの出
力電圧によって発振周波数を制御される電圧制御発振器
と; 周波数変換用の局部発振信号を出力する周波数可
変の局部発振器と: 局部発振信号を受けて電圧制御発
振器の出力信号の周波数を変換して出力する周波数変換
器と; 周波数変換器の出力信号の周波数を分周して前
記位相比較器の一方の入力端へ送出する分周比可変の分
周回路と; を具備することを特徴とする広周波数帯域
位相同期回路である。
力信号の周波数ならびに位相を比較しその差に対応した
電圧を発生し出力する位相比較器と; 位相比較器の出
力電圧をろ波ずる低域フィルタと; 低域フィルタの出
力電圧によって発振周波数を制御される電圧制御発振器
と; 周波数変換用の局部発振信号を出力する周波数可
変の局部発振器と: 局部発振信号を受けて電圧制御発
振器の出力信号の周波数を変換して出力する周波数変換
器と; 周波数変換器の出力信号の周波数を分周して前
記位相比較器の一方の入力端へ送出する分周比可変の分
周回路と; を具備することを特徴とする広周波数帯域
位相同期回路である。
(実 施 例)
以下、本発明の実施例を図面を参照して説明する。
第1図は本発明の実施例の構成を示す図である。
第1図において1は位相比較器、2は位相同期ループ用
のフィルター回路、3は■C○、4は周波数変換回路、
5は周波数変換に際する不要波を除去するためのフィル
ター回路、6は分周比Nが可変の分周回路、13は周波
数変換用の局部発振回路で周波数可変である。
のフィルター回路、3は■C○、4は周波数変換回路、
5は周波数変換に際する不要波を除去するためのフィル
ター回路、6は分周比Nが可変の分周回路、13は周波
数変換用の局部発振回路で周波数可変である。
本回路によると■C○3の発振周波数fvは局部発振回
路13の局部発振周波数fLと周波数変換回路4にてf
v十f t,f v〜fLの2周波を発生させ、更に
フィルター回路5により例えばfv+fLが除去され、
fv〜fLのみが分周回路6に入力し1/Hに分周され
ることになる。
路13の局部発振周波数fLと周波数変換回路4にてf
v十f t,f v〜fLの2周波を発生させ、更に
フィルター回路5により例えばfv+fLが除去され、
fv〜fLのみが分周回路6に入力し1/Hに分周され
ることになる。
本回路によればfLを1/Nとの組み合せを考慮して任
意に選ぶことによりどのような周波数(fv fL)
でも得ることができる。
意に選ぶことによりどのような周波数(fv fL)
でも得ることができる。
例えば、広帯域位相同期回路が同期する所定周波数をf
sとすると fs = (fv fL)/N となるから、局部発振周波数ftと分周比Nを変化させ
ることにより、VC○3の発振周波数がたとい固定であ
っても任意のf5を得ることは明らかである。
sとすると fs = (fv fL)/N となるから、局部発振周波数ftと分周比Nを変化させ
ることにより、VC○3の発振周波数がたとい固定であ
っても任意のf5を得ることは明らかである。
また、■C○3の固有の発振領域が狭い場合であっても
±Δfの固有の引き込み範囲を有しているのならこれを
考慮してf +.をステップ状に変化させても良い。即
ちこのときのf+.の選択条件は、ftのステップ状変
化幅を△f′とすれば、f5={(fv±Δty) 一
(fL+Δf’))/Nであるから、 八f 〉 △f′ てあれはfSのとのような周波数に対しても同期できる
ことになる。このような時は第1図の局部発振回路13
はステップ状に発振周波数を設定できるシンセサイザー
を用いると良い。
±Δfの固有の引き込み範囲を有しているのならこれを
考慮してf +.をステップ状に変化させても良い。即
ちこのときのf+.の選択条件は、ftのステップ状変
化幅を△f′とすれば、f5={(fv±Δty) 一
(fL+Δf’))/Nであるから、 八f 〉 △f′ てあれはfSのとのような周波数に対しても同期できる
ことになる。このような時は第1図の局部発振回路13
はステップ状に発振周波数を設定できるシンセサイザー
を用いると良い。
この実施例を示したのが第2図てある。105はシンセ
サイザーを示している。第2図において7は基準周波数
発振器、8は分周器、9は位相比較器、10はフィルタ
ー回路、11はVC○、12は他の分周器てあり、本構
成によりシンセサイザーか実現できることは明らかであ
る。
サイザーを示している。第2図において7は基準周波数
発振器、8は分周器、9は位相比較器、10はフィルタ
ー回路、11はVC○、12は他の分周器てあり、本構
成によりシンセサイザーか実現できることは明らかであ
る。
なお、木図において基準周波数発振器7の発振周波数を
f,,分周器8の分周比をM(Mは整数)とすると△f
’=f,/Mなる関係になる。
f,,分周器8の分周比をM(Mは整数)とすると△f
’=f,/Mなる関係になる。
く発明の効果)
以」二説明したように、本発明の位相同期回路は、帰還
系内の分周回路の分周比を可変とし、また、帰還系内の
VCOO後に変換周波数可変の周波数変換手段を設けた
ことにより、狭帯域の発振周波数範囲しかない高安定度
の■COを使用した位相同期回路であっても広帯域の入
力周波数に渡って同期引き込みすることが可能であって
且つ、連続状にも、ステップ状にも、その範囲を設定で
きるという利点がある。
系内の分周回路の分周比を可変とし、また、帰還系内の
VCOO後に変換周波数可変の周波数変換手段を設けた
ことにより、狭帯域の発振周波数範囲しかない高安定度
の■COを使用した位相同期回路であっても広帯域の入
力周波数に渡って同期引き込みすることが可能であって
且つ、連続状にも、ステップ状にも、その範囲を設定で
きるという利点がある。
第1図は本発明の位相同期回路の実施例の構成を示すブ
ロック図、第2図は第1図の構成において局部発振回路
としてシンセザイザーを用いた実施例を示す構成図、第
3図は従来の位相同期回路の構成を示すブロック図であ
る。 1・・・・・・位相比較器、 2・・・・・・フィルタ
ー回路、3・・・・・・vCO、 4・・・・・・周波
数変換回路、 5・・・フィルター回路、 6・・・・
・・分周回路、 7・・・・・基準周波数発振器、 8
・・・・分周器、 9・・・・・・位相比較器、 1
0・・・・・・フィルター回路、 11・・・・・■
CO、 12・・・・・・分周器、 13・・・・・・
局部発振回路、 105・・・・・・シンセサイザー代
理人 弁理士 八 幡 義 博
ロック図、第2図は第1図の構成において局部発振回路
としてシンセザイザーを用いた実施例を示す構成図、第
3図は従来の位相同期回路の構成を示すブロック図であ
る。 1・・・・・・位相比較器、 2・・・・・・フィルタ
ー回路、3・・・・・・vCO、 4・・・・・・周波
数変換回路、 5・・・フィルター回路、 6・・・・
・・分周回路、 7・・・・・基準周波数発振器、 8
・・・・分周器、 9・・・・・・位相比較器、 1
0・・・・・・フィルター回路、 11・・・・・■
CO、 12・・・・・・分周器、 13・・・・・・
局部発振回路、 105・・・・・・シンセサイザー代
理人 弁理士 八 幡 義 博
Claims (1)
- 2つの入力信号の周波数ならびに位相を比較しその差に
対応した電圧を発生し出力する位相比較器と;位相比較
器の出力電圧をろ波する低域フィルタと;低域フィルタ
の出力電圧によって発振周波数を制御される電圧制御発
振器と;周波数変換用の局部発振信号を出力する周波数
可変の局部発振器と;局部発振信号を受けて電圧制御発
振器の出力信号の周波数を変換して出力する周波数変換
器と;周波数変換器の出力信号の周波数を分周して前記
位相比較器の一方の入力端へ送出する分周比可変の分周
回路と;を具備することを特徴とする広周波数帯域位相
同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1057152A JPH02237223A (ja) | 1989-03-09 | 1989-03-09 | 広周波数帯域位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1057152A JPH02237223A (ja) | 1989-03-09 | 1989-03-09 | 広周波数帯域位相同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02237223A true JPH02237223A (ja) | 1990-09-19 |
Family
ID=13047595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1057152A Pending JPH02237223A (ja) | 1989-03-09 | 1989-03-09 | 広周波数帯域位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02237223A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5398766A (en) * | 1977-02-08 | 1978-08-29 | Marukon Denshi Kk | Pll synthesizer |
JPS59127428A (ja) * | 1983-01-12 | 1984-07-23 | Marantz Japan Inc | スプリアス発生による妨害防止用pll回路 |
-
1989
- 1989-03-09 JP JP1057152A patent/JPH02237223A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5398766A (en) * | 1977-02-08 | 1978-08-29 | Marukon Denshi Kk | Pll synthesizer |
JPS59127428A (ja) * | 1983-01-12 | 1984-07-23 | Marantz Japan Inc | スプリアス発生による妨害防止用pll回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10298244B2 (en) | Wide range frequency synthesizer with quadrature generation and spur cancellation | |
JP2004056409A (ja) | 分数分周器を用いた位相同期ループ回路 | |
JPS6363138B2 (ja) | ||
JPH03284083A (ja) | サンプリングクロック発生回路 | |
JPH02237223A (ja) | 広周波数帯域位相同期回路 | |
JP4410873B2 (ja) | クロック発生装置 | |
JPS61265923A (ja) | 周波数シンセサイザのチヤンネル化を助長するための電子回路装置 | |
JPS6059822A (ja) | 周波数変換回路 | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
JP2704000B2 (ja) | 位相同期ループ回路 | |
JPS6333739B2 (ja) | ||
JPS63305619A (ja) | Pllシンセサイザ装置 | |
GB2291548A (en) | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop | |
JPS6363139B2 (ja) | ||
JP3622029B2 (ja) | ディジタルpll回路 | |
JP2825290B2 (ja) | 位相同期発振回路 | |
JPH03190428A (ja) | 位相同期回路 | |
JPH11154862A (ja) | Pll回路 | |
JPH10261956A (ja) | クロック生成回路 | |
JPH04271520A (ja) | マルチpllシンセサイザ | |
JPS59181726A (ja) | 周波数合成器 | |
JPH03291020A (ja) | Pll回路 | |
JPH04261220A (ja) | 位相同期回路 | |
JPH03113975A (ja) | クロック発生回路 | |
JPH07114415B2 (ja) | Afc回路 |