JPH11154862A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH11154862A JPH11154862A JP9320678A JP32067897A JPH11154862A JP H11154862 A JPH11154862 A JP H11154862A JP 9320678 A JP9320678 A JP 9320678A JP 32067897 A JP32067897 A JP 32067897A JP H11154862 A JPH11154862 A JP H11154862A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- divider
- pll circuit
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、高分解能で基準周波数を変化させ
た周波数を容易に発生でき、かつ良好なＳＮ比とを同時
に実現できるＰＬＬ回路を提供する。 【解決手段】 基準周波数を第１の分周器で分周した周
波数と比較周波数とを比較する位相比較器の誤差電圧出
力でＶＣＯの発振周波数を制御しているＰＬＬ回路にお
いて、前記ＶＣＯの発振周波数とローカル周波数とをミ
キサでＩＦ周波数に周波数変換し、該ＩＦ周波数を第２
の分周器で分周した周波数を前記位相比較器の比較周波
数として、ローカル周波数を＋Δｆ変化させたとき前記
ＶＣＯの発振周波数が基準周波数−Δｆとなる解決手
段。
た周波数を容易に発生でき、かつ良好なＳＮ比とを同時
に実現できるＰＬＬ回路を提供する。 【解決手段】 基準周波数を第１の分周器で分周した周
波数と比較周波数とを比較する位相比較器の誤差電圧出
力でＶＣＯの発振周波数を制御しているＰＬＬ回路にお
いて、前記ＶＣＯの発振周波数とローカル周波数とをミ
キサでＩＦ周波数に周波数変換し、該ＩＦ周波数を第２
の分周器で分周した周波数を前記位相比較器の比較周波
数として、ローカル周波数を＋Δｆ変化させたとき前記
ＶＣＯの発振周波数が基準周波数−Δｆとなる解決手
段。
Description
【０００１】
【発明の属する技術分野】本発明は、高分解能で周波数
変化させた周波数を発生でき、また周波数変換できるＰ
ＬＬ回路に関する。
変化させた周波数を発生でき、また周波数変換できるＰ
ＬＬ回路に関する。
【０００２】
【従来の技術】従来技術の例について、図３を参照して
構成と各動作について説明する。図３に示すように、従
来のＰＬＬ回路は、分周器１１と、位相比較器２０と、
ループフィルタ３０と、ＶＣＯ４０と、分周器１２とで
構成している。
構成と各動作について説明する。図３に示すように、従
来のＰＬＬ回路は、分周器１１と、位相比較器２０と、
ループフィルタ３０と、ＶＣＯ４０と、分周器１２とで
構成している。
【０００３】分周器１１は、基準周波数を１／Ａに分周
して、位相比較器２０の基準周波数としている。位相比
較器２０は、分周された基準周波数と比較周波数とを位
相比較して誤差電圧を出力している。
して、位相比較器２０の基準周波数としている。位相比
較器２０は、分周された基準周波数と比較周波数とを位
相比較して誤差電圧を出力している。
【０００４】ループフィルタ３０は、一種の積分器であ
り、位相比較器２０の誤差信号を平均化して、ＶＣＯ４
０を制御する直流電圧Ｖｒに変換する。ＶＣＯ４０は、
電圧制御発振器（Voltage Controlled Osillator）で直
流電圧Ｖｒにより発振周波数が制御される。
り、位相比較器２０の誤差信号を平均化して、ＶＣＯ４
０を制御する直流電圧Ｖｒに変換する。ＶＣＯ４０は、
電圧制御発振器（Voltage Controlled Osillator）で直
流電圧Ｖｒにより発振周波数が制御される。
【０００５】分周器１２は、ＶＣＯ４０の発振周波数を
１／Ｂに分周して、位相比較器２０の比較周波数として
いる。
１／Ｂに分周して、位相比較器２０の比較周波数として
いる。
【０００６】そして、ＶＣＯ４０の発振周波数を位相比
較器の比較周波数としてフィードバック制御している。
従って、ＰＬＬ回路は、分周された基準周波数と分周さ
れた比較周波数との位相つまり周波数が一致するように
ＶＣＯ４０の発振周波数を制御しているよって、ＰＬＬ
回路がロックした状態では、分周された基準周波数と分
周されたＶＣＯ４０の周波数とが一致する。
較器の比較周波数としてフィードバック制御している。
従って、ＰＬＬ回路は、分周された基準周波数と分周さ
れた比較周波数との位相つまり周波数が一致するように
ＶＣＯ４０の発振周波数を制御しているよって、ＰＬＬ
回路がロックした状態では、分周された基準周波数と分
周されたＶＣＯ４０の周波数とが一致する。
【０００７】次に、基準周波数に対して高分解能で周波
数変化させた発振周波数を位相同期させて発生させる具
体例について説明する。例えば、基準周波数を１００Ｍ
Ｈｚとして、２０Ｈｚ変化させた周波数１ＯＯＭＨｚ＋
２０Ｈｚを位相同期させてＶＣＯ４０から発振させると
する。
数変化させた発振周波数を位相同期させて発生させる具
体例について説明する。例えば、基準周波数を１００Ｍ
Ｈｚとして、２０Ｈｚ変化させた周波数１ＯＯＭＨｚ＋
２０Ｈｚを位相同期させてＶＣＯ４０から発振させると
する。
【０００８】この場合、分周器１１の分周数Ａと分周器
１２の分周数Ｂとは、下記式（１）となる。 Ｆｒ×（１／Ａ）＝Ｆｏ×（１／Ｂ） ・・・・（１） 従って、 １００ＭＨｚ／Ａ＝（１００ＭＨｚ＋２０Ｈｚ）／Ｂ １００ＭＨｚ＋２０Ｈｚ＝（Ｂ／Ａ）１００ＭＨｚ ・・・・（２） また、一般に分周数Ａと分周数Ｂとは、下記式（３）の
関係としている。 Ｂ＝Ａ＋１ ・・・・（３）
１２の分周数Ｂとは、下記式（１）となる。 Ｆｒ×（１／Ａ）＝Ｆｏ×（１／Ｂ） ・・・・（１） 従って、 １００ＭＨｚ／Ａ＝（１００ＭＨｚ＋２０Ｈｚ）／Ｂ １００ＭＨｚ＋２０Ｈｚ＝（Ｂ／Ａ）１００ＭＨｚ ・・・・（２） また、一般に分周数Ａと分周数Ｂとは、下記式（３）の
関係としている。 Ｂ＝Ａ＋１ ・・・・（３）
【０００９】また、（１）式と（３）式とから、下記式
（４）が求まる。 １００ＭＨｚ＋２０Ｈｚ＝（（Ａ＋１）／Ａ）１００ＭＨｚ ＝（１＋１／Ａ）１００ＭＨｚ ＝１００ＭＨｚ＋１００ＭＨｚ／Ａ よって、 Ａ＝１００ＭＨｚ／２０Ｈｚ＝５×１０6 ・・・・（４） また、式（３）から、 Ｂ＝５×１０6 ＋１ ・・・・（５）
（４）が求まる。 １００ＭＨｚ＋２０Ｈｚ＝（（Ａ＋１）／Ａ）１００ＭＨｚ ＝（１＋１／Ａ）１００ＭＨｚ ＝１００ＭＨｚ＋１００ＭＨｚ／Ａ よって、 Ａ＝１００ＭＨｚ／２０Ｈｚ＝５×１０6 ・・・・（４） また、式（３）から、 Ｂ＝５×１０6 ＋１ ・・・・（５）
【００１０】式（４）と式（５）とからわかるように、
基準周波数１００ＭＨｚに対して２０Ｈｚの微小周波数
変化させた１００ＭＨｚ＋２０Ｈｚの周波数を発振させ
るためには、分周器１１の分周数Ａと、分周器１２の分
周数は１０の６乗台となり分周数が大変大きくなる。し
かも、位相比較器２０において比較する周波数は２０Ｈ
ｚとなり、非常に低い周波数での比較となる。
基準周波数１００ＭＨｚに対して２０Ｈｚの微小周波数
変化させた１００ＭＨｚ＋２０Ｈｚの周波数を発振させ
るためには、分周器１１の分周数Ａと、分周器１２の分
周数は１０の６乗台となり分周数が大変大きくなる。し
かも、位相比較器２０において比較する周波数は２０Ｈ
ｚとなり、非常に低い周波数での比較となる。
【００１１】以上のことから、従来のＰＬＬ回路におい
て基準周波数に対して、高分解能で微小周波数変化させ
た周波数を位相同期させて発生させることは困難であ
る。
て基準周波数に対して、高分解能で微小周波数変化させ
た周波数を位相同期させて発生させることは困難であ
る。
【００１２】さらに、ＰＬＬ回路において、ＰＬＬ回路
の主特性であるＳＮ比と周波数分解能は位相比較周波数
に大きく依存する。そして、上記説明したように、周波
数分解能の周波数と位相比較する周波数とは通常同じ値
となる。
の主特性であるＳＮ比と周波数分解能は位相比較周波数
に大きく依存する。そして、上記説明したように、周波
数分解能の周波数と位相比較する周波数とは通常同じ値
となる。
【００１３】そのため、位相比較する周波数を高くする
とＳＮ比は向上するが、周波数分解能は低くなる。逆
に、位相比較する周波数を低くすると周波数分解能は高
くなるが、ＳＮ比は悪化する。
とＳＮ比は向上するが、周波数分解能は低くなる。逆
に、位相比較する周波数を低くすると周波数分解能は高
くなるが、ＳＮ比は悪化する。
【００１４】従って、高分解能で基準周波数を変化させ
た周波数を位相同期させて発生させることと、良好なＳ
Ｎ比とを同時に満足するＰＬＬ回路とすることは非常に
困難であった。
た周波数を位相同期させて発生させることと、良好なＳ
Ｎ比とを同時に満足するＰＬＬ回路とすることは非常に
困難であった。
【００１５】
【発明が解決しようとする課題】上記説明のように、Ｐ
ＬＬ回路において高分解能で基準周波数を微小変化させ
た周波数を発振させることは、分周器の分周数が大変大
きくなり、かつ位相比較器における比較する周波数が非
常に低い周波数となるので位相同期させることが困難で
あるという問題があった。
ＬＬ回路において高分解能で基準周波数を微小変化させ
た周波数を発振させることは、分周器の分周数が大変大
きくなり、かつ位相比較器における比較する周波数が非
常に低い周波数となるので位相同期させることが困難で
あるという問題があった。
【００１６】また、高分解能で基準周波数を微小変化さ
せた周波数を位相同期させて発生させることと、良好な
ＳＮ比とを同時に満足するＰＬＬ回路を実現することは
非常に困難であった。
せた周波数を位相同期させて発生させることと、良好な
ＳＮ比とを同時に満足するＰＬＬ回路を実現することは
非常に困難であった。
【００１７】そこで、本発明は、こうした問題に鑑みな
されたもので、その目的は、高分解能で基準周波数を変
化させた周波数を容易に発生でき、かつ良好なＳＮ比と
を同時に実現できるＰＬＬ回路を提供することにある。
されたもので、その目的は、高分解能で基準周波数を変
化させた周波数を容易に発生でき、かつ良好なＳＮ比と
を同時に実現できるＰＬＬ回路を提供することにある。
【００１８】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、基準周波数を第１の
分周器で分周した周波数と比較周波数とを比較する位相
比較器の誤差電圧出力でＶＣＯの発振周波数を制御して
いるＰＬＬ回路において、前記ＶＣＯの発振周波数とロ
ーカル周波数とをミキサでＩＦ周波数に周波数変換し、
該ＩＦ周波数を第２の分周器で分周し、その周波数を前
記位相比較器の比較周波数として、ローカル周波数を＋
Δｆ変化させたとき前記ＶＣＯの発振周波数が基準周波
数−Δｆとなることを特徴としたＰＬＬ回路を要旨とし
ている。
るためになされた本発明の第１は、基準周波数を第１の
分周器で分周した周波数と比較周波数とを比較する位相
比較器の誤差電圧出力でＶＣＯの発振周波数を制御して
いるＰＬＬ回路において、前記ＶＣＯの発振周波数とロ
ーカル周波数とをミキサでＩＦ周波数に周波数変換し、
該ＩＦ周波数を第２の分周器で分周し、その周波数を前
記位相比較器の比較周波数として、ローカル周波数を＋
Δｆ変化させたとき前記ＶＣＯの発振周波数が基準周波
数−Δｆとなることを特徴としたＰＬＬ回路を要旨とし
ている。
【００１９】また、上記目的を達成するためになされた
本発明の第２は、基準周波数を分周する第１の分周器
と、該第１の分周器で分周された基準周波数と比較周波
数とを比較して誤差信号を出力する位相比較器と、該位
相比較器の誤差信号を平均化して直流電圧に変換するル
ープフィルタと、該ループフィルタの直流電圧で発振周
波数が制御されるＶＣＯと、該ＶＣＯの発振周波数とロ
ーカル周波数とを混合して周波数変換するミキサと、該
ミキサの周波数変換された周波数からＩＦ周波数を通過
させるＩＦフィルタと、該ＩＦフィルタのＩＦ周波数を
分周する第２の分周器と、を具備し、該第２の分周器で
分周されたＩＦ周波数を前記位相比較器の比較周波数と
して、ローカル周波数を＋Δｆ変化させたとき前記ＶＣ
Ｏの発振周波数が基準周波数−Δｆとなることを特徴と
したＰＬＬ回路を要旨としている。
本発明の第２は、基準周波数を分周する第１の分周器
と、該第１の分周器で分周された基準周波数と比較周波
数とを比較して誤差信号を出力する位相比較器と、該位
相比較器の誤差信号を平均化して直流電圧に変換するル
ープフィルタと、該ループフィルタの直流電圧で発振周
波数が制御されるＶＣＯと、該ＶＣＯの発振周波数とロ
ーカル周波数とを混合して周波数変換するミキサと、該
ミキサの周波数変換された周波数からＩＦ周波数を通過
させるＩＦフィルタと、該ＩＦフィルタのＩＦ周波数を
分周する第２の分周器と、を具備し、該第２の分周器で
分周されたＩＦ周波数を前記位相比較器の比較周波数と
して、ローカル周波数を＋Δｆ変化させたとき前記ＶＣ
Ｏの発振周波数が基準周波数−Δｆとなることを特徴と
したＰＬＬ回路を要旨としている。
【００２０】そして、上記目的を達成するためになされ
た本発明の第３は、基準周波数を分周する第１の分周器
と、該第１の分周器で分周された基準周波数と比較周波
数とを比較して誤差信号を出力する位相比較器と、該位
相比較器の誤差信号を平均化して直流電圧に変換するル
ープフィルタと、該ループフィルタの直流電圧で発振周
波数が制御されるＶＣＯと、該ＶＣＯの発振周波数とロ
ーカル周波数とを混合して周波数変換するミキサと、該
ミキサの周波数変換された周波数からＩＦ周波数を通過
させるＩＦフィルタと、該ＩＦフィルタのＩＦ周波数を
分周する第２の分周器と、を具備し、該第２の分周器で
分周されたＩＦ周波数を前記位相比較器の比較周波数と
して、前記ミキサに入力するローカル周波数を周波数変
換して前記ＶＣＯから出力することを特徴としたＰＬＬ
回路を要旨としている。
た本発明の第３は、基準周波数を分周する第１の分周器
と、該第１の分周器で分周された基準周波数と比較周波
数とを比較して誤差信号を出力する位相比較器と、該位
相比較器の誤差信号を平均化して直流電圧に変換するル
ープフィルタと、該ループフィルタの直流電圧で発振周
波数が制御されるＶＣＯと、該ＶＣＯの発振周波数とロ
ーカル周波数とを混合して周波数変換するミキサと、該
ミキサの周波数変換された周波数からＩＦ周波数を通過
させるＩＦフィルタと、該ＩＦフィルタのＩＦ周波数を
分周する第２の分周器と、を具備し、該第２の分周器で
分周されたＩＦ周波数を前記位相比較器の比較周波数と
して、前記ミキサに入力するローカル周波数を周波数変
換して前記ＶＣＯから出力することを特徴としたＰＬＬ
回路を要旨としている。
【００２１】さらに、上記目的を達成するためになされ
た本発明の第４は、ミキサに入力するローカル周波数を
周波数変換して該ミキサから出力することを特徴とした
本発明の第３記載のＰＬＬ回路を要旨としている。
た本発明の第４は、ミキサに入力するローカル周波数を
周波数変換して該ミキサから出力することを特徴とした
本発明の第３記載のＰＬＬ回路を要旨としている。
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００２２】
【実施例】本発明の実施例について、図１を参照して構
成と各動作について説明する。本発明のＰＬＬ回路は、
図１に示すように、分周器１１と、位相比較器２０と、
ループフィルタ３０と、ＶＣＯ４０と、分周器１２との
従来構成に、ミキサ５０と、ＩＦフィルタ６０とを追加
した構成になっている。
成と各動作について説明する。本発明のＰＬＬ回路は、
図１に示すように、分周器１１と、位相比較器２０と、
ループフィルタ３０と、ＶＣＯ４０と、分周器１２との
従来構成に、ミキサ５０と、ＩＦフィルタ６０とを追加
した構成になっている。
【００２３】従来と同じ構成要素については、従来技術
における動作と同様であるので説明を省略する。ミキサ
５０は、ＶＣＯ４０の発振周波数をローカル周波数とを
混合し和と差のＩＦ周波数に周波数変換する。ＩＦフィ
ルタ６０は、和または差のＩＦ周波数を通過させるバン
ドパスフィルタである。
における動作と同様であるので説明を省略する。ミキサ
５０は、ＶＣＯ４０の発振周波数をローカル周波数とを
混合し和と差のＩＦ周波数に周波数変換する。ＩＦフィ
ルタ６０は、和または差のＩＦ周波数を通過させるバン
ドパスフィルタである。
【００２４】次に、このＰＬＬ回路の動作について説明
する。基準周波数Ｆｒは、分周器１１で１／Ａに分周さ
れ、位相比較器２０の基準周波数となる。
する。基準周波数Ｆｒは、分周器１１で１／Ａに分周さ
れ、位相比較器２０の基準周波数となる。
【００２５】一方、ＶＣＯ４０の発振周波数Ｆｏは、ミ
キサ５０によりローカル周波数Ｌｏとが混合されて和と
差の周波数Ｆｍに周波数変換され下記式（６）となる。 Ｆｍ＝｜Ｆｏ±Ｌｏ｜ ・・・・（６） また、ＩＦフィルタ６０により例えば差の周波数を通過
させ、分周器１２で１／Ｂに分周されて位相比較器２０
の比較周波数となる。
キサ５０によりローカル周波数Ｌｏとが混合されて和と
差の周波数Ｆｍに周波数変換され下記式（６）となる。 Ｆｍ＝｜Ｆｏ±Ｌｏ｜ ・・・・（６） また、ＩＦフィルタ６０により例えば差の周波数を通過
させ、分周器１２で１／Ｂに分周されて位相比較器２０
の比較周波数となる。
【００２６】そして、Ｆｏ＞Ｌｏとして、ＰＬＬ回路が
位相同期したとき、下記式（７）が成り立つ。 Ｆｒ／Ａ＝（Ｆｏ−Ｌｏ）／Ｂ ・・・・（７）
位相同期したとき、下記式（７）が成り立つ。 Ｆｒ／Ａ＝（Ｆｏ−Ｌｏ）／Ｂ ・・・・（７）
【００２７】ここで、ローカル周波数Ｌｏを＋Δｆだけ
微小変化させると、ＰＬＬ回路は基準周波数と比較周波
数とを一致させるように、ＶＣＯ４０の発振周波数を制
御している。
微小変化させると、ＰＬＬ回路は基準周波数と比較周波
数とを一致させるように、ＶＣＯ４０の発振周波数を制
御している。
【００２８】すなわち、ＰＬＬ回路が位相同期したとき
下記式（８）が成り立つ。 Ｆｒ／Ａ＝（（Ｆｏ＋Δｆ）−（Ｌｏ＋Δｆ））／Ｂ ・・・・（８） このとき、基準周波数Ｆｒは一定であるから、ＶＣＯ４
０の発振周波数は基準周波数ＦｒよりΔｆ低い周波数と
なる。
下記式（８）が成り立つ。 Ｆｒ／Ａ＝（（Ｆｏ＋Δｆ）−（Ｌｏ＋Δｆ））／Ｂ ・・・・（８） このとき、基準周波数Ｆｒは一定であるから、ＶＣＯ４
０の発振周波数は基準周波数ＦｒよりΔｆ低い周波数と
なる。
【００２９】つまり、基準周波数ＦｒよりΔｆ変化した
周波数は、ローカル発振器の周波数変化幅のΔｆに依存
し、位相比較器２０の位相比較周波数である基準周波数
と比較周波数とに依存しないで発生できるので高速な位
相比較が可能となる。
周波数は、ローカル発振器の周波数変化幅のΔｆに依存
し、位相比較器２０の位相比較周波数である基準周波数
と比較周波数とに依存しないで発生できるので高速な位
相比較が可能となる。
【００３０】さらに、本ＰＬＬ回路のＳＮ比のノイズ成
分である位相雑音について説明する。ＰＬＬ回路の出力
信号の位相雑音φは、ミキサ５０に与えるローカル信号
の位相雑音が基準信号の位相雑音より十分小さいとする
と、下記式（９）で求められる（参考文献：Ｖ．Ｆ．Ｋ
ＲＯＵＰＡ，"Noise Properties of PLL Systems",IEEE
Trans. Comm.,vol.COM-30,PP2244-2252(1982).)。 φ＝Ｈ（ｓ）・（Ｂ／Ａ）・φｄ＋Ｈ（ｓ）・Ｂ・（１／Ｋｄ）・Ｖｆ ＋［１−Ｈ（ｓ）］・φｏ ・・・・（９） ただし、 Ｈ（ｓ）：閉ループ伝達関数 Ａ：分周器１１の分周数 Ｂ：分周器１２の分周数 φｄ：位相比較器２０の位相雑音 Ｋｄ：位相比較器２０の位相比較感度 Ｖｆ：ループフィルタ３０の等価入力雑音 φｏ：ＶＣＯ４０の位相雑音
分である位相雑音について説明する。ＰＬＬ回路の出力
信号の位相雑音φは、ミキサ５０に与えるローカル信号
の位相雑音が基準信号の位相雑音より十分小さいとする
と、下記式（９）で求められる（参考文献：Ｖ．Ｆ．Ｋ
ＲＯＵＰＡ，"Noise Properties of PLL Systems",IEEE
Trans. Comm.,vol.COM-30,PP2244-2252(1982).)。 φ＝Ｈ（ｓ）・（Ｂ／Ａ）・φｄ＋Ｈ（ｓ）・Ｂ・（１／Ｋｄ）・Ｖｆ ＋［１−Ｈ（ｓ）］・φｏ ・・・・（９） ただし、 Ｈ（ｓ）：閉ループ伝達関数 Ａ：分周器１１の分周数 Ｂ：分周器１２の分周数 φｄ：位相比較器２０の位相雑音 Ｋｄ：位相比較器２０の位相比較感度 Ｖｆ：ループフィルタ３０の等価入力雑音 φｏ：ＶＣＯ４０の位相雑音
【００３１】上記式（９）からＰＬＬ回路の位相雑音φ
は、分周器１２の分周数Ｂが小さく、また分周器１２と
分周器１１との分周数の比Ｂ／Ａが小さいほうが良くな
ることがわかる。
は、分周器１２の分周数Ｂが小さく、また分周器１２と
分周器１１との分周数の比Ｂ／Ａが小さいほうが良くな
ることがわかる。
【００３２】次に、従来技術と同じ周波数とした場合の
具体例について説明する。例えば、基準周波数を１００
ＭＨｚとして、２０Ｈｚ変化した周波数１ＯＯＭＨｚ＋
２０Ｈｚを位相同期させてＶＣＯ４０から発振させると
する。
具体例について説明する。例えば、基準周波数を１００
ＭＨｚとして、２０Ｈｚ変化した周波数１ＯＯＭＨｚ＋
２０Ｈｚを位相同期させてＶＣＯ４０から発振させると
する。
【００３３】ここで、ローカル発振器のローカル周波数
を８０ＭＨｚとし、分周器１１の分周数Ａを５０とし、
位相比較器２０の入力における分周した基準周波数を２
ＭＨｚとする。すると、式（８）から分周器１２の分周
数Ｂは、下記式（１０）となる。 Ｂ＝（Ｆｏ−Ｌｏ）Ａ／Ｆｒ ・・・・（１０） よって、 Ｂ＝（１００−８０）５０／１００＝１０
を８０ＭＨｚとし、分周器１１の分周数Ａを５０とし、
位相比較器２０の入力における分周した基準周波数を２
ＭＨｚとする。すると、式（８）から分周器１２の分周
数Ｂは、下記式（１０）となる。 Ｂ＝（Ｆｏ−Ｌｏ）Ａ／Ｆｒ ・・・・（１０） よって、 Ｂ＝（１００−８０）５０／１００＝１０
【００３４】そして、ローカル発振器のローカル周波数
を８０ＭＨｚから８０ＭＨｚ−２０Ｈｚの周波数を発生
させることにより、ＶＣＯ４０の発振周波数を１００Ｍ
Ｈｚ＋２０Ｈｚとすることができる。
を８０ＭＨｚから８０ＭＨｚ−２０Ｈｚの周波数を発生
させることにより、ＶＣＯ４０の発振周波数を１００Ｍ
Ｈｚ＋２０Ｈｚとすることができる。
【００３５】本実施例のＰＬＬ回路の場合、分周器１２
の分周数Ｂは１０であり、分周器１２と分周器１１との
分周数の比Ｂ／Ａは１／５となる。
の分周数Ｂは１０であり、分周器１２と分周器１１との
分周数の比Ｂ／Ａは１／５となる。
【００３６】ここで、式（９）に示すＰＬＬ回路の位相
雑音に影響する分周数Ｂと分周数の比Ａ／Ｂとを、従来
のＰＬＬ回路と本発明のＰＬＬ回路とで比較する。
雑音に影響する分周数Ｂと分周数の比Ａ／Ｂとを、従来
のＰＬＬ回路と本発明のＰＬＬ回路とで比較する。
【００３７】従来のＰＬＬ回路の分周数Ｂは５×１０6
＋１であり、本発明のＰＬＬ回路の分周数Ｂは１０であ
り、従来のＰＬＬ回路に比較し非常に小さくできる。ま
た、従来のＰＬＬ回路の分周数の比Ａ／Ｂは約１であ
り、本発明のＰＬＬ回路分周数の比Ａ／Ｂは１／５であ
り、従来のＰＬＬ回路に比較し小さくできる。
＋１であり、本発明のＰＬＬ回路の分周数Ｂは１０であ
り、従来のＰＬＬ回路に比較し非常に小さくできる。ま
た、従来のＰＬＬ回路の分周数の比Ａ／Ｂは約１であ
り、本発明のＰＬＬ回路分周数の比Ａ／Ｂは１／５であ
り、従来のＰＬＬ回路に比較し小さくできる。
【００３８】従って、本発明のＰＬＬ回路の分周数Ｂと
分周数の比Ａ／Ｂとは、従来のＰＬＬ回路に比較してと
もに小さくできるので、位相雑音が低くなりＳＮ比を改
善できる。
分周数の比Ａ／Ｂとは、従来のＰＬＬ回路に比較してと
もに小さくできるので、位相雑音が低くなりＳＮ比を改
善できる。
【００３９】本発明の応用例について、図２を参照して
説明する。図２に示すように、応用例の構成は実施例と
同じであるので各構成要素の動作の説明は省略する。
説明する。図２に示すように、応用例の構成は実施例と
同じであるので各構成要素の動作の説明は省略する。
【００４０】本応用例は、ミキサ５０のローカル信号Ｌ
ｏを外部入力信号Ｆｉ（Ｌｏ＝Ｆｉ）として、出力周波
数をＦｏをＶＣＯ４０から出力している。従って、ＶＣ
Ｏ４０から出力する周波数Ｆｏは式（７）から、下記式
（１１）となる。 Ｆｏ＝（Ｂ／Ａ）Ｆｒ＋Ｆｉ ・・・・（１１）
ｏを外部入力信号Ｆｉ（Ｌｏ＝Ｆｉ）として、出力周波
数をＦｏをＶＣＯ４０から出力している。従って、ＶＣ
Ｏ４０から出力する周波数Ｆｏは式（７）から、下記式
（１１）となる。 Ｆｏ＝（Ｂ／Ａ）Ｆｒ＋Ｆｉ ・・・・（１１）
【００４１】たとえば、Ａ＝５０、Ｂ＝１０、Ｆｒ＝１
００ＭＨｚ、Ｆｉ＝８０ＭＨｚ−２０ＭＨｚとすると、
Ｆｏ＝８０ＭＨｚとなる。つまり、入力周波数Ｆｉ＝６
０ＭＨｚに対して出力周波数Ｆｏ＝８０ＭＨｚが得られ
る周波数変換器として動作するＰＬＬ回路となる。
００ＭＨｚ、Ｆｉ＝８０ＭＨｚ−２０ＭＨｚとすると、
Ｆｏ＝８０ＭＨｚとなる。つまり、入力周波数Ｆｉ＝６
０ＭＨｚに対して出力周波数Ｆｏ＝８０ＭＨｚが得られ
る周波数変換器として動作するＰＬＬ回路となる。
【００４２】さらに、このときのミキサ出力Ｆｍは、式
（１）から２０ＭＨｚと１４０ＭＨｚの出力周波数Ｆｍ
となる。従って、この場合、入力周波数Ｆｉ＝６０ＭＨ
ｚに対して出力周波数Ｆｍ＝２０ＭＨｚおよびＦｍ＝１
４０ＭＨｚが得られる周波数変換器として動作するＰＬ
Ｌ回路となる。
（１）から２０ＭＨｚと１４０ＭＨｚの出力周波数Ｆｍ
となる。従って、この場合、入力周波数Ｆｉ＝６０ＭＨ
ｚに対して出力周波数Ｆｍ＝２０ＭＨｚおよびＦｍ＝１
４０ＭＨｚが得られる周波数変換器として動作するＰＬ
Ｌ回路となる。
【００４３】ところで、本応用例のＶＣＯ出力Ｆｏとミ
キサ出力Ｆｍとは、分周器１１と分周器１２の分周数や
周波数Ｆｒを任意の値に設定することで、所望の変換周
波数が得られるのはいうまでもない。
キサ出力Ｆｍとは、分周器１１と分周器１２の分周数や
周波数Ｆｒを任意の値に設定することで、所望の変換周
波数が得られるのはいうまでもない。
【００４４】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
ミキサのローカル周波数Ｌｏを微小変化させることによ
り高分解能で基準周波数Ｆｒを変化させた周波数を容易
に発生でき、かつ良好なＳＮ比とを同時に実現できる効
果がある。また、ミキサのローカル周波数を入力周波数
Ｆｉとして、周波数変換器としてＶＣＯから出力させる
ことができるＰＬＬ回路となる効果もある。さらに、ミ
キサのローカル周波数を入力周波数Ｆｉとして、周波数
変換器としてミキサから出力させることができるＰＬＬ
回路となる効果もある。
施され、以下に記載されるような効果を奏する。即ち、
ミキサのローカル周波数Ｌｏを微小変化させることによ
り高分解能で基準周波数Ｆｒを変化させた周波数を容易
に発生でき、かつ良好なＳＮ比とを同時に実現できる効
果がある。また、ミキサのローカル周波数を入力周波数
Ｆｉとして、周波数変換器としてＶＣＯから出力させる
ことができるＰＬＬ回路となる効果もある。さらに、ミ
キサのローカル周波数を入力周波数Ｆｉとして、周波数
変換器としてミキサから出力させることができるＰＬＬ
回路となる効果もある。
【図１】本発明のＰＬＬ回路のブロック図である。
【図２】本発明のＰＬＬ回路の応用例のブロック図であ
る。
る。
【図３】従来のＰＬＬ回路のブロック図である。
１１、１２ 分周器 ２０ 位相比較器 ３０ ループフィルタ ４０ ＶＣＯ ５０ ミキサ ６０ ＩＦフィルタ
Claims (4)
- 【請求項１】 基準周波数を第１の分周器で分周した周
波数と比較周波数とを比較する位相比較器の誤差電圧出
力でＶＣＯの発振周波数を制御しているＰＬＬ回路にお
いて、 前記ＶＣＯの発振周波数とローカル周波数とをミキサで
ＩＦ周波数に周波数変換し、該ＩＦ周波数を第２の分周
器で分周し、その分周した周波数を前記位相比較器の比
較周波数として、ローカル周波数を＋Δｆ変化させたと
き前記ＶＣＯの発振周波数が基準周波数−Δｆとなるこ
とを特徴としたＰＬＬ回路。 - 【請求項２】 基準周波数を分周する第１の分周器と、 該分周器で分周された基準周波数と比較周波数とを比較
して誤差信号を出力する位相比較器と、該位相比較器の
誤差信号を平均化して直流電圧に変換するループフィル
タと、 該ループフィルタの直流電圧で発振周波数が制御される
ＶＣＯと、 該ＶＣＯの発振周波数とローカル周波数とを混合して周
波数変換するミキサと、 該ミキサの周波数変換された周波数からＩＦ周波数を通
過させるＩＦフィルタと、 該ＩＦフィルタのＩＦ周波数を分周する第２の分周器
と、 を具備し、該第２の分周器で分周されたＩＦ周波数を前
記位相比較器の比較周波数として、ローカル周波数を＋
Δｆ変化させたとき前記ＶＣＯの発振周波数が基準周波
数−Δｆとなることを特徴としたＰＬＬ回路。 - 【請求項３】 基準周波数を分周する第１の分周器と、 該第１の分周器で分周された基準周波数と比較周波数と
を比較して誤差信号を出力する位相比較器と、 該位相比較器の誤差信号を平均化して直流電圧に変換す
るループフィルタと、 該ループフィルタの直流電圧で発振周波数が制御される
ＶＣＯと、 該ＶＣＯの発振周波数とローカル周波数とを混合して周
波数変換するミキサと、 該ミキサで周波数変換された周波数からＩＦ周波数を通
過させるＩＦフィルタと、 該ＩＦフィルタのＩＦ周波数を分周する第２の分周器
と、 を具備し、該第２の分周器で分周されたＩＦ周波数を前
記位相比較器の比較周波数として、前記ミキサに入力す
るローカル周波数を周波数変換して前記ＶＣＯから出力
することを特徴としたＰＬＬ回路。 - 【請求項４】 ミキサに入力するローカル周波数を周波
数変換して該ミキサから出力することを特徴とした請求
項３記載のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9320678A JPH11154862A (ja) | 1997-11-21 | 1997-11-21 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9320678A JPH11154862A (ja) | 1997-11-21 | 1997-11-21 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154862A true JPH11154862A (ja) | 1999-06-08 |
Family
ID=18124117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9320678A Withdrawn JPH11154862A (ja) | 1997-11-21 | 1997-11-21 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154862A (ja) |
-
1997
- 1997-11-21 JP JP9320678A patent/JPH11154862A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| EP0793348B1 (en) | Phase lock loop circuit | |
| JPS6363138B2 (ja) | ||
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPH11154862A (ja) | Ｐｌｌ回路 | |
| JPS6059822A (ja) | 周波数変換回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH03141724A (ja) | 位相同期発振回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2569508B2 (ja) | Ｐｌｌ回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH09232949A (ja) | Ｐｌｌ回路 | |
| JPH05284023A (ja) | 周波数シンセサイザ | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JPH04256218A (ja) | 低雑音位相同期発振回路 | |
| JPS62233953A (ja) | ジツタ付加装置 | |
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ | |
| JPH0520431U (ja) | 発振器 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH01277025A (ja) | 位相同期発振回路 | |
| JPH04138722A (ja) | Ｐｌｌ集積回路装置 | |
| JPH0865159A (ja) | 周波数シンセサイザ | |
| JP2000224028A (ja) | Ｐｌｌ回路、及びその制御方法 | |
| KR20030033378A (ko) | 피엘엘 위상 고착 시스템 | |
| JP2000036965A (ja) | 基準信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |