JPH03190428A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH03190428A JPH03190428A JP1330621A JP33062189A JPH03190428A JP H03190428 A JPH03190428 A JP H03190428A JP 1330621 A JP1330621 A JP 1330621A JP 33062189 A JP33062189 A JP 33062189A JP H03190428 A JPH03190428 A JP H03190428A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- counter
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタルシステムのビット同期等に用いられ
る位相同期回路、特に衛星通信等で用いられるループに
大きな遅延を含むシステムにおいて利用される位相同期
回路に関する。
る位相同期回路、特に衛星通信等で用いられるループに
大きな遅延を含むシステムにおいて利用される位相同期
回路に関する。
従来の技術
第2図は従来の位相同期回路の構成を示している。第2
図において、1は位相比較器であり、外部からの入力信
号f1とf3が入力されており、その出力はローパスフ
ィルタ2に接続されている。
図において、1は位相比較器であり、外部からの入力信
号f1とf3が入力されており、その出力はローパスフ
ィルタ2に接続されている。
さらにローパスフィルタ2の出力電圧VCは電圧制御発
振器3に入力され、その出力fzの一部はカウンタ4に
入力され、カウンタ4の出力1’aは位相比較器1に入
力される。
振器3に入力され、その出力fzの一部はカウンタ4に
入力され、カウンタ4の出力1’aは位相比較器1に入
力される。
次に上記従来例の動作について説明する。第2図におい
て、位相比較器1の2つの入力f1とf3に位相差があ
る場合、位相差に応じた信号が位相比較器1から出力さ
れる。位相比較器1の出力は、ローパスフィルタ2で高
周波成分が阻止され、低周波成分のみが通される。そし
てローパスフィルタ2の出力電圧Vcが電圧制御発振器
3に入力され、その電圧により出力信号f2の周波数が
変えられる。さらに信号f2はカウンタにより分周され
、信号f8となる。
て、位相比較器1の2つの入力f1とf3に位相差があ
る場合、位相差に応じた信号が位相比較器1から出力さ
れる。位相比較器1の出力は、ローパスフィルタ2で高
周波成分が阻止され、低周波成分のみが通される。そし
てローパスフィルタ2の出力電圧Vcが電圧制御発振器
3に入力され、その電圧により出力信号f2の周波数が
変えられる。さらに信号f2はカウンタにより分周され
、信号f8となる。
信号f1の周波数が信号f3の周波数よりも高い場合に
は、位相比較器1の出力をローパスフィルタ2に通した
後の信号電圧Vcは、電圧制御発振器3の出力f2の周
波数が低くなるような電圧となり、逆に信号f1の周波
数が信号faの周波数よりも低い場合には、電圧Vcは
電圧制御発振器3の出力f2の周波数が高くなるような
電圧となる。
は、位相比較器1の出力をローパスフィルタ2に通した
後の信号電圧Vcは、電圧制御発振器3の出力f2の周
波数が低くなるような電圧となり、逆に信号f1の周波
数が信号faの周波数よりも低い場合には、電圧Vcは
電圧制御発振器3の出力f2の周波数が高くなるような
電圧となる。
このように、上記従来の位相同期回路でも入力信号f+
の位相と出力信号f2の位相を合わせることができる。
の位相と出力信号f2の位相を合わせることができる。
発明が解決しようとする課題
しかしながら、上記従来の位相同期回路では、引き込み
範囲が電圧制御発振器3の周波数の可変範囲をカウンタ
4の分周比で割った値となるため、機器に必要な引き込
み範囲を得ることができないという問題があった。
範囲が電圧制御発振器3の周波数の可変範囲をカウンタ
4の分周比で割った値となるため、機器に必要な引き込
み範囲を得ることができないという問題があった。
本発明は、このような従来の問題を解決するものであり
、電圧制御発振器の周波数の可変範囲を広げることなく
、引き込み範囲を広げることができる優れた位相同期回
路を提供することを目的とするものである。
、電圧制御発振器の周波数の可変範囲を広げることなく
、引き込み範囲を広げることができる優れた位相同期回
路を提供することを目的とするものである。
課題を解決するための手段
本発明は、上記目的を達成するために、電圧制御発振器
の制御電圧を監視する制御電圧検出回路と、この検出回
路からの信号により、分周用の第1のカウンタに初期値
を与える第2のカウンタを設け、入力信号の周波数があ
る分周比のときに引き込み範囲外ならば、分周比を変え
ることにより引き込みができるようにしたものである。
の制御電圧を監視する制御電圧検出回路と、この検出回
路からの信号により、分周用の第1のカウンタに初期値
を与える第2のカウンタを設け、入力信号の周波数があ
る分周比のときに引き込み範囲外ならば、分周比を変え
ることにより引き込みができるようにしたものである。
作用
本発明は、上記のような構成により次のような作用を有
する。すなわち、制御検出回路がローパスフィルタから
出力された制御電圧を監視し、ローパスフィルタの出力
が、電圧制御発振器の出力の周波数を高くする方向の電
圧の場合にはカウントアツプ信号を出力し、逆に周波数
を低くする方向の電圧の場合にはカウントダウン信号を
出力する。このカウントアツプ信号とカウントダウン信
号とにより、電圧制御発振器の出力信号を分周する第1
のカウンタに初期値を与える第2のカウンタの値がカウ
ントアツプまたはカウントダウンされる。初期値が太き
(なると分周比は小さ(なり、第1のカウンタで分周さ
れた出力f8の周波数は高くなり、初期値が小さくなる
と分周比は大きくなり、第1のカウンタで分周された出
力f8の周波数は低くなる。すなわち、分周比を変える
ことにより、引き込み範囲の中心周波数を変えることが
でき、引き込みできる周波数の範囲を広げることができ
る。
する。すなわち、制御検出回路がローパスフィルタから
出力された制御電圧を監視し、ローパスフィルタの出力
が、電圧制御発振器の出力の周波数を高くする方向の電
圧の場合にはカウントアツプ信号を出力し、逆に周波数
を低くする方向の電圧の場合にはカウントダウン信号を
出力する。このカウントアツプ信号とカウントダウン信
号とにより、電圧制御発振器の出力信号を分周する第1
のカウンタに初期値を与える第2のカウンタの値がカウ
ントアツプまたはカウントダウンされる。初期値が太き
(なると分周比は小さ(なり、第1のカウンタで分周さ
れた出力f8の周波数は高くなり、初期値が小さくなる
と分周比は大きくなり、第1のカウンタで分周された出
力f8の周波数は低くなる。すなわち、分周比を変える
ことにより、引き込み範囲の中心周波数を変えることが
でき、引き込みできる周波数の範囲を広げることができ
る。
実施例
第1図は本発明の一実施例の構成を示すものである。第
1図において、11は位相比較器であり、その出力はロ
ーパスフィルタ12に入力されている。13は電圧制御
発振器であり、その入力はローパスフィルタ12の出力
VCであり、出力は信号f2である。14は第1のカウ
ンタであり、信号f2が入力されて信号f8が出力され
る。
1図において、11は位相比較器であり、その出力はロ
ーパスフィルタ12に入力されている。13は電圧制御
発振器であり、その入力はローパスフィルタ12の出力
VCであり、出力は信号f2である。14は第1のカウ
ンタであり、信号f2が入力されて信号f8が出力され
る。
また、位相比較器11には外部からの入力信号f1とカ
ウンタ14の出力f3が入力されている。15は制御電
圧検出回路であり、ローパスフィルタ12の出力VCが
入力され、カウントアツプ信号S1とカウントダウン信
号S2が出力され、第2のカウンタ16に入力される。
ウンタ14の出力f3が入力されている。15は制御電
圧検出回路であり、ローパスフィルタ12の出力VCが
入力され、カウントアツプ信号S1とカウントダウン信
号S2が出力され、第2のカウンタ16に入力される。
この第2のカウンタ16の出力は、第1のカウンタ14
に入力される。
に入力される。
次に上記実施例の動作について説明する。上記実施例に
おいて、位相比較器11が入力信号f1と信号f3の位
相差に応じた信号を出力し、ローパスフィルタ12で高
周波成分を阻止し、低周波成分だけを通過させる。ロー
パスフィルタ12の出力電圧Vcで電圧制御発振器13
の出力信号f2の周波数が制御される。出力信号f2は
第1のかウンタ14で分周され、信号faとなる。ロー
パスフィルタ12の出力電圧VCは、信号ftと信号f
3の位相差が小さくなるような電圧が出力される。また
、制御電圧検出回路15は、ローノくスフィルタ12の
出力電圧Vcを監視し、第1のカウンタ14の分周比が
ある値のときに入力信号f1の周波数が高くかつ引き込
み範囲外ならば、カウントアツプ信号S1を出力し、第
2のカウンタ16がカウントアツプされる。逆に入力信
号f2の周波数が低(かつ引き込み範囲外ならばカウン
トダウン信号S2を出力し、第2のカウンタ16はカウ
ントダウンされる。第1のカウンタ14は、第20カウ
ンタ16の値を初期値としてロードし、信号f2により
カウントアツプし、ある決まった値までカウントアツプ
すると)ぐルスを出力し、それが信号f11となる。さ
らに、第1のカウンタ14は、そのパルスによりリセッ
トされ、初期値として第20カウンタ16の値をロード
する。
おいて、位相比較器11が入力信号f1と信号f3の位
相差に応じた信号を出力し、ローパスフィルタ12で高
周波成分を阻止し、低周波成分だけを通過させる。ロー
パスフィルタ12の出力電圧Vcで電圧制御発振器13
の出力信号f2の周波数が制御される。出力信号f2は
第1のかウンタ14で分周され、信号faとなる。ロー
パスフィルタ12の出力電圧VCは、信号ftと信号f
3の位相差が小さくなるような電圧が出力される。また
、制御電圧検出回路15は、ローノくスフィルタ12の
出力電圧Vcを監視し、第1のカウンタ14の分周比が
ある値のときに入力信号f1の周波数が高くかつ引き込
み範囲外ならば、カウントアツプ信号S1を出力し、第
2のカウンタ16がカウントアツプされる。逆に入力信
号f2の周波数が低(かつ引き込み範囲外ならばカウン
トダウン信号S2を出力し、第2のカウンタ16はカウ
ントダウンされる。第1のカウンタ14は、第20カウ
ンタ16の値を初期値としてロードし、信号f2により
カウントアツプし、ある決まった値までカウントアツプ
すると)ぐルスを出力し、それが信号f11となる。さ
らに、第1のカウンタ14は、そのパルスによりリセッ
トされ、初期値として第20カウンタ16の値をロード
する。
このように、上記実施例によれば、制御電圧検出回路1
5がローパスフィルタ12の出力電圧VCを監視して、
入力信号f1の周波数が引き込み範囲外であることを検
出し、第1のカウンタ14の分周比を変えることにより
入力信号f1が引き込み範囲となり、出力信号f2の位
相を入力信号f1の位相に合わせることができる。すな
わち、制御電圧検出回路15と第2のカウンタ16によ
り引き込み範囲を広げることができるという利点を有す
る。
5がローパスフィルタ12の出力電圧VCを監視して、
入力信号f1の周波数が引き込み範囲外であることを検
出し、第1のカウンタ14の分周比を変えることにより
入力信号f1が引き込み範囲となり、出力信号f2の位
相を入力信号f1の位相に合わせることができる。すな
わち、制御電圧検出回路15と第2のカウンタ16によ
り引き込み範囲を広げることができるという利点を有す
る。
発明の効果
本発明は、上記実施例より明らかなように、従来の位相
同期回路に制御電圧検出回路と分周用のカウンタに初期
値を与える第2のカウンタを設けることにより、分周比
を変えることができるようにしたものであり、引き込み
範囲を広くすることができるという効果を有する。
同期回路に制御電圧検出回路と分周用のカウンタに初期
値を与える第2のカウンタを設けることにより、分周比
を変えることができるようにしたものであり、引き込み
範囲を広くすることができるという効果を有する。
第1図は本発明の一実施例における位相同期回路の概略
ブロック図、第2図は従来の位相同期回路の概略ブロッ
ク図である。 11・・・位相比較器、12・・・ローパスフィルタ、
13・・・電圧制御発振器、14・・・第1のカウンタ
、15・・・制御電圧検出回路、16・・・第2のカウ
ンタ。
ブロック図、第2図は従来の位相同期回路の概略ブロッ
ク図である。 11・・・位相比較器、12・・・ローパスフィルタ、
13・・・電圧制御発振器、14・・・第1のカウンタ
、15・・・制御電圧検出回路、16・・・第2のカウ
ンタ。
Claims (1)
- 外部から入力される信号と電圧制御発振器の出力を分周
して得られる信号との位相を比較する位相比較器と、上
記位相比較器の出力の高周波成分を阻止し、低周波成分
だけを通過させるローパスフィルタと、上記ローパスフ
ィルタの出力で発振周波数が制御される電圧制御発振器
と、上記電圧制御発振器の出力を分周する第1のカウン
タと、上記ローパスフィルタの出力を検出回路で監視し
、入力信号の周波数が引き込み範囲の中心周波数からは
ずれていることを検出した場合、入力信号の周波数の方
が高い場合にはカウントアップ信号を出力し、入力信号
の方が低い場合にはカウントダウン信号を出力する制御
電圧検出回路と、上記制御電圧検出回路からの出力によ
り、カウンタの値を増減して上記第1のカウンタの分周
比を変える第2のカウンタとを備えた位相同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1330621A JPH03190428A (ja) | 1989-12-20 | 1989-12-20 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1330621A JPH03190428A (ja) | 1989-12-20 | 1989-12-20 | 位相同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03190428A true JPH03190428A (ja) | 1991-08-20 |
Family
ID=18234709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1330621A Pending JPH03190428A (ja) | 1989-12-20 | 1989-12-20 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03190428A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005143030A (ja) * | 2003-11-10 | 2005-06-02 | Sharp Corp | Pllクロック信号生成回路 |
JP2008148346A (ja) * | 2006-12-11 | 2008-06-26 | Silicon Image Inc | フィードフォワード分割器を有する適応帯域幅位相ロックループ |
CN102545892A (zh) * | 2012-01-18 | 2012-07-04 | 上海华力微电子有限公司 | 一种宽频带锁相环频率综合器电路 |
-
1989
- 1989-12-20 JP JP1330621A patent/JPH03190428A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005143030A (ja) * | 2003-11-10 | 2005-06-02 | Sharp Corp | Pllクロック信号生成回路 |
JP4546716B2 (ja) * | 2003-11-10 | 2010-09-15 | シャープ株式会社 | Pllクロック信号生成回路 |
JP2008148346A (ja) * | 2006-12-11 | 2008-06-26 | Silicon Image Inc | フィードフォワード分割器を有する適応帯域幅位相ロックループ |
CN102545892A (zh) * | 2012-01-18 | 2012-07-04 | 上海华力微电子有限公司 | 一种宽频带锁相环频率综合器电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02109486A (ja) | 自動周波数切替装置 | |
US4072905A (en) | Wide acquisition range MSK demodulator input circuit | |
JPH0789615B2 (ja) | 周波数シンセサイザ−回路 | |
KR960005203B1 (ko) | 고선명 텔레비젼용 디지탈 오디오 기기의 클럭검출 및 위상동기 루프장치 | |
CA1198181A (en) | Phase synchronizing circuit | |
US5506531A (en) | Phase locked loop circuit providing increase locking operation speed using an unlock detector | |
JPH03190428A (ja) | 位相同期回路 | |
EP0479237B1 (en) | Phase-locked oscillation circuit system with measure against shut-off of input clock | |
JPH08149000A (ja) | Pll回路 | |
GB2399240A (en) | Start up circuit for a phase locked loop | |
RU2580068C1 (ru) | Свч синтезатор частот | |
JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
JPH07120942B2 (ja) | Pll回路 | |
JP2704000B2 (ja) | 位相同期ループ回路 | |
KR100498411B1 (ko) | 주파수동기제어방법및이를수행하는위상동기루프 | |
JPH03101311A (ja) | 位相同期発振回路 | |
JP3161137B2 (ja) | Pll回路 | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JPS6348997Y2 (ja) | ||
KR100346725B1 (ko) | 위상동기루우프회로 | |
JPH03284062A (ja) | ビデオ信号処理装置用pll回路 | |
JPH0998084A (ja) | 位相同期発振回路 | |
JPH05218856A (ja) | ディジタルチャージポンプ式pll回路 | |
JPS6378618A (ja) | 位相同期回路 | |
JPH04111533A (ja) | Pll回路 |