JPH0223668A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0223668A JPH0223668A JP17412688A JP17412688A JPH0223668A JP H0223668 A JPH0223668 A JP H0223668A JP 17412688 A JP17412688 A JP 17412688A JP 17412688 A JP17412688 A JP 17412688A JP H0223668 A JPH0223668 A JP H0223668A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- channel
- gate
- gates
- effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000005669 field effect Effects 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電界効果トランジスタのゲート構造に関する。
［従来の技術］
従来、林豊：″ギガビット級の集積度にかげる夢″２日
本の科学と技術＋ ２７ ｓ ２４２ ＋ ｐｐ＋４６
−４７（昭６１）に示された、第２図の如き電界効果ト
ランジスタの提案はあった。すなわちガラス等の基板１
１の表面には層間絶縁膜１７を介して、第１のゲート電
極１６、次で第１のゲート酸化膜１５、次で半導体Ｓｉ
膜１２と該半導体Ｓｉ膜１２にソース拡散層１６とドレ
イン拡散層１４が形成され、更にその上に第２のゲート
酸化膜１５′ 及び第２のゲート電極１６′が形成され
て成る。
本の科学と技術＋ ２７ ｓ ２４２ ＋ ｐｐ＋４６
−４７（昭６１）に示された、第２図の如き電界効果ト
ランジスタの提案はあった。すなわちガラス等の基板１
１の表面には層間絶縁膜１７を介して、第１のゲート電
極１６、次で第１のゲート酸化膜１５、次で半導体Ｓｉ
膜１２と該半導体Ｓｉ膜１２にソース拡散層１６とドレ
イン拡散層１４が形成され、更にその上に第２のゲート
酸化膜１５′ 及び第２のゲート電極１６′が形成され
て成る。
［発明が解決しようとする課題コ
しかし、上記従来技術によると、多層膜構造をとらねば
ならず、又、半導体膜を結晶欠陥なしに作成するのが困
難であり、ひいては、素子特性のリーク電流が増大する
と云う課題があった。
ならず、又、半導体膜を結晶欠陥なしに作成するのが困
難であり、ひいては、素子特性のリーク電流が増大する
と云う課題があった。
本発明は、かかる従来技術の課題を１１イ決し、単結晶
半導体基板を用いて２つのゲートでチャネル層を制御す
る電界効果トランジスタ構造を提供する事を目的とする
。
半導体基板を用いて２つのゲートでチャネル層を制御す
る電界効果トランジスタ構造を提供する事を目的とする
。
［課題を解決するための手段］
上記課題を解決するために、本発明は、半導体装置に関
し、半導体基板表面から２つのトレンチ・ゲートが設げ
られ、該トレンチ・ゲート間のチャネル領域の導電率を
制御する電界効果トランジスタとなす手段をとる。
し、半導体基板表面から２つのトレンチ・ゲートが設げ
られ、該トレンチ・ゲート間のチャネル領域の導電率を
制御する電界効果トランジスタとなす手段をとる。
［実施例コ
以下、実施例により本発明を詳述する。
第１図は、本発明の一実施例を示す２つのトレン−ｙ−
−ケー：トを有するＭＯ３型トランジスタの断面図であ
る。すなわち、Ｓｉ基板１の表面から第１及び第２のゲ
ート′電極５，３′とゲート酸化膜２．２′とから成る
トレンチ・ゲートと、誘電体から成るアイソレーション
４が形成され、前記２つのトレンチ・ゲート間のチャネ
ル乙の上下にドレイン拡散層８及びソース拡散層８と連
らなった埋め込み拡散層７を形成してソースとなしたも
のである。本例による各部寸法例は、チャネル乙の巾は
、０１μｍ以下であり、長さ（深さ方向）は０．０２μ
ｍ程度となる。ゲー）２．２’の巾は０．１μｍ以下で
あり、深さは０．５ ｌ１ｍ以下となるゲート酸化膜２
，２′の厚さは２０久程度となり、拡散層５の深さは０
１μｍ以下である。アイソレーション４０寸法はトレン
チ・ゲートと同様深さ０．５μｍ以下、ｒｌ ０．１μ
ｍ以下程度となる。
−ケー：トを有するＭＯ３型トランジスタの断面図であ
る。すなわち、Ｓｉ基板１の表面から第１及び第２のゲ
ート′電極５，３′とゲート酸化膜２．２′とから成る
トレンチ・ゲートと、誘電体から成るアイソレーション
４が形成され、前記２つのトレンチ・ゲート間のチャネ
ル乙の上下にドレイン拡散層８及びソース拡散層８と連
らなった埋め込み拡散層７を形成してソースとなしたも
のである。本例による各部寸法例は、チャネル乙の巾は
、０１μｍ以下であり、長さ（深さ方向）は０．０２μ
ｍ程度となる。ゲー）２．２’の巾は０．１μｍ以下で
あり、深さは０．５ ｌ１ｍ以下となるゲート酸化膜２
，２′の厚さは２０久程度となり、拡散層５の深さは０
１μｍ以下である。アイソレーション４０寸法はトレン
チ・ゲートと同様深さ０．５μｍ以下、ｒｌ ０．１μ
ｍ以下程度となる。
いずれも寸法的にはＸ線露光やドライ・エツチング及び
拡散、酸化処理により達成することができる。
拡散、酸化処理により達成することができる。
［発明の効果］
本発明による２つのゲートを有スるＭＯＳＦＥＴ （Ｄ
ｕａｌ Ｇａｔｅ ＭＯＳ ＦＥＴ ）では、短チヤネ
ル長効果、サブスレッショルド効果を減少させることが
できると共に、一方のゲートによるシールド効果、チャ
ネル領域のシリコン巾を薄くすることによる微細化効果
によるチャネル長の００２１１ｍ程度化が出来ると共に
、単結晶Ｓ１を用いろ事により結晶欠陥を無くして、リ
ーク電流を減少できる効果がある。
ｕａｌ Ｇａｔｅ ＭＯＳ ＦＥＴ ）では、短チヤネ
ル長効果、サブスレッショルド効果を減少させることが
できると共に、一方のゲートによるシールド効果、チャ
ネル領域のシリコン巾を薄くすることによる微細化効果
によるチャネル長の００２１１ｍ程度化が出来ると共に
、単結晶Ｓ１を用いろ事により結晶欠陥を無くして、リ
ーク電流を減少できる効果がある。
第１図は本発明の一実施例を示す２ゲー）ＭＯＳ Ｆ
ＫＴの断面図であり、第２図しま従来波ｖｌｔｕこよる
２ゲー）ＭＯＳ ＦＥＴの断面図である。 １・・・・・・・・・Ｓｉ基板 ２．２′・・・ゲート酸化膜 ３．６′・・・第１．第２ゲート電極 ４・・・・・・・・・アイソレーション５・・・・・・
・・ソース拡散層 ６・・・・・・・・・チャネル ７・・・・・・・・・埋め込み拡散層 ８・・・・・・・・・ドレイン拡散層 １１・・・・・・基 板 １２・・・・・・Ｓ１膜 １３・・・・・・ソース拡散ｊ― １４・・・・・・ドレイン拡散層 １５．１５’・・・ゲート酸化膜 １６ 、１６’・・・第１．第２ゲート電極１７・・・
・・層間絶縁膜 Ｓ・・・・・ソース Ｄ・・・・・・・・・・・・ドレイン Ｇ、、Ｇ２・・・第１．第２ゲート 以 」二
ＫＴの断面図であり、第２図しま従来波ｖｌｔｕこよる
２ゲー）ＭＯＳ ＦＥＴの断面図である。 １・・・・・・・・・Ｓｉ基板 ２．２′・・・ゲート酸化膜 ３．６′・・・第１．第２ゲート電極 ４・・・・・・・・・アイソレーション５・・・・・・
・・ソース拡散層 ６・・・・・・・・・チャネル ７・・・・・・・・・埋め込み拡散層 ８・・・・・・・・・ドレイン拡散層 １１・・・・・・基 板 １２・・・・・・Ｓ１膜 １３・・・・・・ソース拡散ｊ― １４・・・・・・ドレイン拡散層 １５．１５’・・・ゲート酸化膜 １６ 、１６’・・・第１．第２ゲート電極１７・・・
・・層間絶縁膜 Ｓ・・・・・ソース Ｄ・・・・・・・・・・・・ドレイン Ｇ、、Ｇ２・・・第１．第２ゲート 以 」二
Claims (1)
- 半導体基板表面から２つのトレンチ・ゲートが設けられ
、該トレンチ・ゲート間のチャネル領域の導電率を制御
する電界効果トランジスタとなす事を特徴とする半導体
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174126A JP2780175B2 (ja) | 1988-07-12 | 1988-07-12 | 半導体装置 |
| KR1019890007221A KR0173111B1 (ko) | 1988-06-02 | 1989-05-30 | 트렌치 게이트 mos fet |
| US07/360,486 US5142640A (en) | 1988-06-02 | 1989-06-02 | Trench gate metal oxide semiconductor field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63174126A JP2780175B2 (ja) | 1988-07-12 | 1988-07-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0223668A true JPH0223668A (ja) | 1990-01-25 |
| JP2780175B2 JP2780175B2 (ja) | 1998-07-30 |
Family
ID=15973109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63174126A Expired - Lifetime JP2780175B2 (ja) | 1988-06-02 | 1988-07-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780175B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525331B1 (ko) * | 2001-04-26 | 2005-11-02 | 가부시끼가이샤 도시바 | 반도체 장치 |
| US7354827B2 (en) | 2004-04-06 | 2008-04-08 | Samsung Electronics Co., Ltd. | Transistor having asymmetric channel region, semiconductor device including the same, and method of fabricating semiconductor device including the same |
| JP2012109588A (ja) * | 2002-07-15 | 2012-06-07 | Infineon Technologies Ag | 電界効果トランジスタ、その使用、およびその製造方法 |
| TWI459561B (zh) * | 2008-07-09 | 2014-11-01 | Fairchild Semiconductor | 用以形成具有其中含有低ｋ介電體之極間電極介電體之屏蔽閘極溝渠場效電晶體（ｆｅｔ）的結構及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245058A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | 半導体装置およびその製造方法 |
| JPS6381981A (ja) * | 1986-09-26 | 1988-04-12 | Toshiba Corp | センスアンプおよびその製造方法 |
-
1988
- 1988-07-12 JP JP63174126A patent/JP2780175B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6245058A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | 半導体装置およびその製造方法 |
| JPS6381981A (ja) * | 1986-09-26 | 1988-04-12 | Toshiba Corp | センスアンプおよびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525331B1 (ko) * | 2001-04-26 | 2005-11-02 | 가부시끼가이샤 도시바 | 반도체 장치 |
| JP2012109588A (ja) * | 2002-07-15 | 2012-06-07 | Infineon Technologies Ag | 電界効果トランジスタ、その使用、およびその製造方法 |
| US7354827B2 (en) | 2004-04-06 | 2008-04-08 | Samsung Electronics Co., Ltd. | Transistor having asymmetric channel region, semiconductor device including the same, and method of fabricating semiconductor device including the same |
| TWI459561B (zh) * | 2008-07-09 | 2014-11-01 | Fairchild Semiconductor | 用以形成具有其中含有低ｋ介電體之極間電極介電體之屏蔽閘極溝渠場效電晶體（ｆｅｔ）的結構及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2780175B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01175260A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH0223668A (ja) | 半導体装置 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| EP0017934B1 (en) | Method of manufacturing insulated-gate field-effect transistors | |
| JPS63237577A (ja) | Ｍｉｓｆｅｔ製造方法 | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH02114670A (ja) | 電界効果トランジスタ | |
| JPH0548104A (ja) | 半導体装置及びその製造方法 | |
| JP2807718B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62274662A (ja) | Ｍｉｓ型半導体装置 | |
| JPH065757B2 (ja) | 半導体素子製造方法 | |
| JPS63102353A (ja) | 半導体装置 | |
| JPH0417370A (ja) | 薄膜トランジスタ | |
| JPH05235337A (ja) | Ｍｉｓ型半導体装置 | |
| JPS6331156A (ja) | 半導体装置 | |
| JPH02170468A (ja) | ゲートアレイ回路 | |
| JPH02126645A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPS61102057A (ja) | 半導体装置の製造方法 | |
| JPH01143265A (ja) | 薄膜トランジスタ | |
| JPS6216559A (ja) | 半導体装置の製法 | |
| JPS6267850A (ja) | 半導体装置 | |
| JPS5992549A (ja) | 半導体装置の製造方法 | |
| JPH03276680A (ja) | 半導体装置およびその製造方法 | |
| JPH04192472A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03187241A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080515 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |