JPH02224359A - 樹脂封止ダイオード - Google Patents
樹脂封止ダイオードInfo
- Publication number
- JPH02224359A JPH02224359A JP1047180A JP4718089A JPH02224359A JP H02224359 A JPH02224359 A JP H02224359A JP 1047180 A JP1047180 A JP 1047180A JP 4718089 A JP4718089 A JP 4718089A JP H02224359 A JPH02224359 A JP H02224359A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- ceramic board
- diode
- mount
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011347 resin Substances 0.000 claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 239000000919 ceramic Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 239000008188 pellet Substances 0.000 abstract description 4
- 238000004382 potting Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止ダイオードに関し、特に熱処理工程に
弱い樹脂ポツティング方式で封止されたパッケージ構造
のセラミック基板と樹脂との強度を保つための改良に関
するものである。
弱い樹脂ポツティング方式で封止されたパッケージ構造
のセラミック基板と樹脂との強度を保つための改良に関
するものである。
従来、この種の封止方法は、セラミック基板上に樹脂を
ボッティングするための封止方法であり、マウントメタ
ライズ部分がセラミック基板上部から側面をつたわりリ
ードフレームまでメタライズされている構造となってい
た。
ボッティングするための封止方法であり、マウントメタ
ライズ部分がセラミック基板上部から側面をつたわりリ
ードフレームまでメタライズされている構造となってい
た。
上述した従来の樹脂ポツティングの封止方法は、第３図
および第４図に示すようにセラミック基板１２と樹脂１
４の周囲部がダイオード素子ッ）１５を載置したマウン
トメタライズ部分１１と直接接触していた為、熱がリー
ドフレーム１３より樹脂１４につたわり、マウントメタ
ライズ部分１１と樹脂１４との界面よりハガレが発生す
るという欠点がある。尚、１６はダイオードペレットと
メタライズ部分とをつなぐ金属のポンディングワイヤで
ある。
および第４図に示すようにセラミック基板１２と樹脂１
４の周囲部がダイオード素子ッ）１５を載置したマウン
トメタライズ部分１１と直接接触していた為、熱がリー
ドフレーム１３より樹脂１４につたわり、マウントメタ
ライズ部分１１と樹脂１４との界面よりハガレが発生す
るという欠点がある。尚、１６はダイオードペレットと
メタライズ部分とをつなぐ金属のポンディングワイヤで
ある。
本発明の樹脂封止ダイオードはセラミック基板と樹脂と
の界面の周囲部が半導体素子を載置するマウントメタラ
イズ部分と接触しないように樹脂をポツティング封止し
ているので、セラミック基板と樹脂との接触面積が広く
、熱的環境に於ける強度を強くした構造を有している。
の界面の周囲部が半導体素子を載置するマウントメタラ
イズ部分と接触しないように樹脂をポツティング封止し
ているので、セラミック基板と樹脂との接触面積が広く
、熱的環境に於ける強度を強くした構造を有している。
次に本発明について図面を参照して説明する。
第１図および第２図は本発明の一実施例の平面図と断面
図である。マウントメタライズｌは、セラミック基板２
の中心部よりリードフレーム３にメタライズされており
、セラミック基板上には樹脂４がボッティングされてい
る。ダイオードペレット５はこのマウントメタライズ１
にロー付けされており、金属のポンディングワイヤ６で
配線がなされている。又セラミック基板２の側面には樹
脂４との接触面積を多くする為に凹になっている。
図である。マウントメタライズｌは、セラミック基板２
の中心部よりリードフレーム３にメタライズされており
、セラミック基板上には樹脂４がボッティングされてい
る。ダイオードペレット５はこのマウントメタライズ１
にロー付けされており、金属のポンディングワイヤ６で
配線がなされている。又セラミック基板２の側面には樹
脂４との接触面積を多くする為に凹になっている。
この構造により、リードフレーム３に加えられた熱は、
セラミック基板２と樹脂４との界面の周囲に直接熱がつ
たわりにくい。又セラミ、り基板２には樹脂４との接触
面積を多くしている為、セラミック基板２と樹脂４との
界面からノ・ガレにくくなっている。
セラミック基板２と樹脂４との界面の周囲に直接熱がつ
たわりにくい。又セラミ、り基板２には樹脂４との接触
面積を多くしている為、セラミック基板２と樹脂４との
界面からノ・ガレにくくなっている。
以上説明したように、本発明は、セラミック基板中心部
よりマウントメタライズされており、なおかつセラミッ
ク基板と樹脂との接触面積を多くすることにより、熱的
環境性に強い樹脂ボッティング方式のダイオードパッケ
ージが得られる。
よりマウントメタライズされており、なおかつセラミッ
ク基板と樹脂との接触面積を多くすることにより、熱的
環境性に強い樹脂ボッティング方式のダイオードパッケ
ージが得られる。
第１図および第２図は本発明の一実施例による樹脂封止
ダイオードの平面図および断面図である。 又第３図および第４図は従来の樹脂封止ダイオードの平
面図および断面図である。 １．１１・・・・・・メタライズ、２．１２・・・・・
・セラミック基板、３．１３−・−・・−リードフレー
ム、４゜１４・・・・・・樹脂、５．１５・・・・・・
ダイオードペレット、６．１６・・・・・・ポンディン
グワイヤ。 代理人 弁理士 内 原 晋 第１図 第３図 第４図 ｆ２ナラミ、７り港尤久
ダイオードの平面図および断面図である。 又第３図および第４図は従来の樹脂封止ダイオードの平
面図および断面図である。 １．１１・・・・・・メタライズ、２．１２・・・・・
・セラミック基板、３．１３−・−・・−リードフレー
ム、４゜１４・・・・・・樹脂、５．１５・・・・・・
ダイオードペレット、６．１６・・・・・・ポンディン
グワイヤ。 代理人 弁理士 内 原 晋 第１図 第３図 第４図 ｆ２ナラミ、７り港尤久
Claims (1)
- セラミック基板上に樹脂がボッティングされてダイオー
ド素子を封止しているダイオードに於いて、前記セラミ
ック基板と前記樹脂との界面の周囲部が前記セラミック
基板上に設けられた前記ダイオード素子を取り付けるた
めのマウントメタライズ部分と接触していないことを特
徴とする樹脂封止ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047180A JP2927814B2 (ja) | 1989-02-27 | 1989-02-27 | 樹脂封止ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047180A JP2927814B2 (ja) | 1989-02-27 | 1989-02-27 | 樹脂封止ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224359A true JPH02224359A (ja) | 1990-09-06 |
| JP2927814B2 JP2927814B2 (ja) | 1999-07-28 |
Family
ID=12767884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1047180A Expired - Fee Related JP2927814B2 (ja) | 1989-02-27 | 1989-02-27 | 樹脂封止ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2927814B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444726A (en) * | 1990-11-07 | 1995-08-22 | Fuji Electric Co., Ltd. | Semiconductor laser device |
| US5488623A (en) * | 1990-11-07 | 1996-01-30 | Fuji Electric Co., Ltd. | Mold-type semiconductor laser device with reduced light-emitting point displacement during operation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56161365U (ja) * | 1980-04-28 | 1981-12-01 | ||
| JPS599564U (ja) * | 1982-07-09 | 1984-01-21 | 清水 亮太郎 | リ−ドレス発光ダイオ−ド |
| JPS62135395A (ja) * | 1985-12-09 | 1987-06-18 | 松下電器産業株式会社 | Ｉｃカ−ド用ｉｃモジユ−ル |
-
1989
- 1989-02-27 JP JP1047180A patent/JP2927814B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56161365U (ja) * | 1980-04-28 | 1981-12-01 | ||
| JPS599564U (ja) * | 1982-07-09 | 1984-01-21 | 清水 亮太郎 | リ−ドレス発光ダイオ−ド |
| JPS62135395A (ja) * | 1985-12-09 | 1987-06-18 | 松下電器産業株式会社 | Ｉｃカ−ド用ｉｃモジユ−ル |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5444726A (en) * | 1990-11-07 | 1995-08-22 | Fuji Electric Co., Ltd. | Semiconductor laser device |
| US5488623A (en) * | 1990-11-07 | 1996-01-30 | Fuji Electric Co., Ltd. | Mold-type semiconductor laser device with reduced light-emitting point displacement during operation |
| US5590144A (en) * | 1990-11-07 | 1996-12-31 | Fuji Electric Co., Ltd. | Semiconductor laser device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2927814B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63128736A (ja) | 半導体素子 | |
| JP4068336B2 (ja) | 半導体装置 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH02224359A (ja) | 樹脂封止ダイオード | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS63200550A (ja) | リ−ドフレ−ム | |
| JPH01187841A (ja) | 半導体装置 | |
| JPH03149865A (ja) | リードフレーム | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPS6336550A (ja) | 半導体装置 | |
| JPS63248155A (ja) | 半導体装置 | |
| KR970013137A (ko) | 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법 | |
| JP2522165B2 (ja) | 半導体装置 | |
| JPH0311891Y2 (ja) | ||
| KR20000034120A (ko) | Loc형 멀티 칩 패키지와 그 제조 방법 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JPS60136344A (ja) | 半導体装置 | |
| JPH043501Y2 (ja) | ||
| JP2851822B2 (ja) | 電子部品 | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| JPH01255259A (ja) | 樹脂封止型半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0625004Y2 (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |