JPH0311891Y2 - - Google Patents
Info
- Publication number
- JPH0311891Y2 JPH0311891Y2 JP18785584U JP18785584U JPH0311891Y2 JP H0311891 Y2 JPH0311891 Y2 JP H0311891Y2 JP 18785584 U JP18785584 U JP 18785584U JP 18785584 U JP18785584 U JP 18785584U JP H0311891 Y2 JPH0311891 Y2 JP H0311891Y2
- Authority
- JP
- Japan
- Prior art keywords
- package
- shape
- lead terminal
- heat sink
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000002131 composite material Substances 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【考案の詳細な説明】
産業上の利用分野
本考案は半導体装置の実装技術に関するもの
で、特にプリント板等に実装された複数の半導体
装置の上側に共通のヒートシンクを設けた時の問
題点を解決できる新規な構造に係る。
で、特にプリント板等に実装された複数の半導体
装置の上側に共通のヒートシンクを設けた時の問
題点を解決できる新規な構造に係る。
従来の技術
プリント板等に複数の半導体パツケージをリー
ド端子を介して実装し、それらの上に共通の一体
化したヒートシンクをそれぞれのパツケージ上面
に接触するよう設ける場合、複数の半導体パツケ
ージの高さが微妙に異なるため、全てのパツケー
ジ上面に密着接触させて熱伝達を良好にしようと
すると、ヒートシンク全体をパツケージ側に抑え
つけるよう圧力をかけて設ける必要がある。
ド端子を介して実装し、それらの上に共通の一体
化したヒートシンクをそれぞれのパツケージ上面
に接触するよう設ける場合、複数の半導体パツケ
ージの高さが微妙に異なるため、全てのパツケー
ジ上面に密着接触させて熱伝達を良好にしようと
すると、ヒートシンク全体をパツケージ側に抑え
つけるよう圧力をかけて設ける必要がある。
考案が解決しようとする問題点
ところが従来の半導体装置をささえるリード端
子は弾力性がなく、その結果他のパツケージより
背の高いものにおいては、上からの圧力によりそ
のリード端子が変形しつぶれてしまうことがあ
る。
子は弾力性がなく、その結果他のパツケージより
背の高いものにおいては、上からの圧力によりそ
のリード端子が変形しつぶれてしまうことがあ
る。
このような変形はパツケージ本体とリード端子
とのロウ付け部を破壊しそこで電気的不接触を起
こしたり、またリード端子とプリント板との間の
はんだ付けに同様の問題をまねいたりする。
とのロウ付け部を破壊しそこで電気的不接触を起
こしたり、またリード端子とプリント板との間の
はんだ付けに同様の問題をまねいたりする。
問題を解決するための手段
本考案は上記問題点を解決することを目的と
し、その解決手段は、それぞれチツプをパツケー
ジ内に搭載した複数の半導体装置が複数のリード
端子を介して実装基板上に実装され、該複数の半
導体装置上に共通のヒートシンクが載置されてな
り、前記リード端子は略Ｓ字形若しくは略逆Ｓ字
形をなし、該半導体装置の該実装基板に対向する
面に設けられ、該実装基板との間で弾力性を有す
ることを特徴とする複合半導体装置にある。
し、その解決手段は、それぞれチツプをパツケー
ジ内に搭載した複数の半導体装置が複数のリード
端子を介して実装基板上に実装され、該複数の半
導体装置上に共通のヒートシンクが載置されてな
り、前記リード端子は略Ｓ字形若しくは略逆Ｓ字
形をなし、該半導体装置の該実装基板に対向する
面に設けられ、該実装基板との間で弾力性を有す
ることを特徴とする複合半導体装置にある。
作 用
すなわちリード端子をＳ字状又は逆Ｓ字状にす
ることでそのリード端子に弾力性を持たせること
ができ、よつてヒートシンクからかかる下方向へ
の圧力に耐えることができるのである。
ることでそのリード端子に弾力性を持たせること
ができ、よつてヒートシンクからかかる下方向へ
の圧力に耐えることができるのである。
実施例
第１図に本考案の一実施例の要部断面図を示
す。
す。
本実施例では、プリント板１上に複数の半導体
装置が実装されている。各半導体装置はそそ半導
体チツプ５をパツケージ３内にキヤツプ７により
封止込め、複数のリード端子９を介して実装され
ている。
装置が実装されている。各半導体装置はそそ半導
体チツプ５をパツケージ３内にキヤツプ７により
封止込め、複数のリード端子９を介して実装され
ている。
半導体チツプ５はそれ自身熱を発生する故、そ
れを除去するためにフエースダウンでボンデイン
グされ、各パツケージ上面には共通のヒートシン
ク１１が載置される。このヒートシンク１１は水
冷の方が空冷より熱放散に優れる故、内部に水を
循環させている。そのためヒートシンク１１は一
体構造をして複数の半導体装置に接触している。
れを除去するためにフエースダウンでボンデイン
グされ、各パツケージ上面には共通のヒートシン
ク１１が載置される。このヒートシンク１１は水
冷の方が空冷より熱放散に優れる故、内部に水を
循環させている。そのためヒートシンク１１は一
体構造をして複数の半導体装置に接触している。
ヒートシンク１１は各半導体パツケージ３の上
面とはベローズ１３を介して接触している。この
ベローズ１３は上下方向に延び縮み可能で、ヒー
トシンク１１内に水を循環させると、その結果ベ
ローズ１３は矢印１５の方向に延びパツケージ３
の上面へ押し付けられる。各半導体装置はプリン
ト板１に実装されるとその上面の高さが各装置間
で微妙に異なり、例えばすき間１７等が形成され
てしまうが、上記の如きベローズ１３を設けるこ
とでそのすき間１７をなくして放熱効果を上げる
ことができる。
面とはベローズ１３を介して接触している。この
ベローズ１３は上下方向に延び縮み可能で、ヒー
トシンク１１内に水を循環させると、その結果ベ
ローズ１３は矢印１５の方向に延びパツケージ３
の上面へ押し付けられる。各半導体装置はプリン
ト板１に実装されるとその上面の高さが各装置間
で微妙に異なり、例えばすき間１７等が形成され
てしまうが、上記の如きベローズ１３を設けるこ
とでそのすき間１７をなくして放熱効果を上げる
ことができる。
本実施例ではその圧力によりリード端子９がつ
ぶれないようにその形状をＳ字形若しくは逆Ｓ字
形とし、その上側でパツケージ３のプリント板１
との対向面にAg／Cu10によりロウ付けしてい
る。またＳ字形リード端子の下側はハンダ
（Pb／Su）８を介してプリント板１に付けられて
いる。このようにＳ字形若しくは逆Ｓ字形にする
ことで上下方向に弾力性を有し上からの圧力に耐
えられるようになる。
ぶれないようにその形状をＳ字形若しくは逆Ｓ字
形とし、その上側でパツケージ３のプリント板１
との対向面にAg／Cu10によりロウ付けしてい
る。またＳ字形リード端子の下側はハンダ
（Pb／Su）８を介してプリント板１に付けられて
いる。このようにＳ字形若しくは逆Ｓ字形にする
ことで上下方向に弾力性を有し上からの圧力に耐
えられるようになる。
さらに本実施例のリード端子９はプリント板と
のハンダ付け部がパツケージ３の内側に位置する
ようまげているので、パツケージ３間の距離１７
をできる限り短くし全体の実装密度を上げること
ができる。
のハンダ付け部がパツケージ３の内側に位置する
ようまげているので、パツケージ３間の距離１７
をできる限り短くし全体の実装密度を上げること
ができる。
また本実施例ではキヤツプ７上にリード保持板
１９を設け、弾力性に伴うリード端子９の移動方
向を制限している。第２図は各半導体装置を裏面
側から見た平面図で、リード保持板１９の側面に
は凹部２１が各リード端子９に対応して設けられ
ている。
１９を設け、弾力性に伴うリード端子９の移動方
向を制限している。第２図は各半導体装置を裏面
側から見た平面図で、リード保持板１９の側面に
は凹部２１が各リード端子９に対応して設けられ
ている。
第３，４図はリード端子９の別の変形例であ
る。
る。
考案の効果
以上説明したように本考案によれば、略Ｓ字形
又は逆Ｓ字形をしているので弾力性を有し、変形
やつぶれを防止することができる。
又は逆Ｓ字形をしているので弾力性を有し、変形
やつぶれを防止することができる。
第１図は本考案の一実施例を示す要部断面図、
第２図は同裏平面図、第３，４図は他の実施例図
である。 図中、１は実装基板、３はパツケージ、５はチ
ツプ、９はリード端子、１１はヒートシンクであ
る。
第２図は同裏平面図、第３，４図は他の実施例図
である。 図中、１は実装基板、３はパツケージ、５はチ
ツプ、９はリード端子、１１はヒートシンクであ
る。
Claims (1)
- 【実用新案登録請求の範囲】 それぞれチツプをパツケージ内に搭載した複数
の半導体装置が複数のリード端子を介して実装基
板上に実装され、 該複数の半導体装置上に共通のヒートシンクが
載置されてなり、 前記リード端子は略Ｓ字形若しくは略逆Ｓ字形
をなし、該半導体装置の該実装基板に対向する面
に設けられ、該実装基板との間で弾力性を有する
ことを特徴とする複合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18785584U JPH0311891Y2 (ja) | 1984-12-11 | 1984-12-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18785584U JPH0311891Y2 (ja) | 1984-12-11 | 1984-12-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102049U JPS61102049U (ja) | 1986-06-28 |
| JPH0311891Y2 true JPH0311891Y2 (ja) | 1991-03-20 |
Family
ID=30745325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18785584U Expired JPH0311891Y2 (ja) | 1984-12-11 | 1984-12-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311891Y2 (ja) |
-
1984
- 1984-12-11 JP JP18785584U patent/JPH0311891Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61102049U (ja) | 1986-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| KR100214549B1 (ko) | 버텀리드 반도체 패키지 | |
| JPS63128736A (ja) | 半導体素子 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JP2003318360A5 (ja) | ||
| JPH0311891Y2 (ja) | ||
| JP3628058B2 (ja) | 樹脂封止型半導体装置 | |
| KR930017154A (ko) | 반도체 패키지 | |
| KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
| JPS634652A (ja) | 半導体装置 | |
| JP2000196005A (ja) | 半導体装置 | |
| JP3113560B2 (ja) | リードフレームおよびこれを用いた半導体装置 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JPS645893Y2 (ja) | ||
| JPH03191554A (ja) | 半導体装置 | |
| JPS61144834A (ja) | 樹脂封止型半導体装置 | |
| KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
| JPH06103731B2 (ja) | 半導体パッケ−ジ | |
| JPH07106470A (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPS635240Y2 (ja) | ||
| JPH03105957A (ja) | 半導体集積回路装置 | |
| JP2513781B2 (ja) | 半導体装置 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 |