JPH02224298A - 低温焼成型セラミック多層配線基板 - Google Patents
低温焼成型セラミック多層配線基板Info
- Publication number
- JPH02224298A JPH02224298A JP1044261A JP4426189A JPH02224298A JP H02224298 A JPH02224298 A JP H02224298A JP 1044261 A JP1044261 A JP 1044261A JP 4426189 A JP4426189 A JP 4426189A JP H02224298 A JPH02224298 A JP H02224298A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- resistor
- alloy
- ceramic multilayer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims description 31
- 229910001316 Ag alloy Inorganic materials 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 229910001252 Pd alloy Inorganic materials 0.000 claims abstract description 4
- 238000010304 firing Methods 0.000 abstract description 12
- 229910045601 alloy Inorganic materials 0.000 abstract description 8
- 239000000956 alloy Substances 0.000 abstract description 8
- 229910052763 palladium Inorganic materials 0.000 abstract description 8
- 229910052709 silver Inorganic materials 0.000 abstract description 8
- 239000006104 solid solution Substances 0.000 abstract description 2
- 239000000843 powder Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、セラミック多層配線基板に関し、更に詳細に
は、抵抗体を内蔵した低温焼成型セラミック多層配線基
板に関するものである。
は、抵抗体を内蔵した低温焼成型セラミック多層配線基
板に関するものである。
（従来の技術）
従来の低温焼成型セラミック多層配線基板は、Ａｉ！２
０ｓ’−ガラス系等を主成分とするセラミック材料にバ
インダを加えてセラミックグリーンシートを作成し、該
シートの所定の箇所にスルーホールを形成したのち、該
ソートの主面および上記スルーホール部分にＡｇ等の導
電材料ペーストを用いて所定の配線パターンを形成し、
これらのソートを複数枚積層・圧着し、得られた積層体
を所定の寸法に切断したのち、大気中、９００℃稈度の
温度で焼成することにより形成される。
０ｓ’−ガラス系等を主成分とするセラミック材料にバ
インダを加えてセラミックグリーンシートを作成し、該
シートの所定の箇所にスルーホールを形成したのち、該
ソートの主面および上記スルーホール部分にＡｇ等の導
電材料ペーストを用いて所定の配線パターンを形成し、
これらのソートを複数枚積層・圧着し、得られた積層体
を所定の寸法に切断したのち、大気中、９００℃稈度の
温度で焼成することにより形成される。
上記セラミック多層配線基板の内部に抵抗体を形成する
場合、上記のごとく配線パターンを形成したセラミック
グリーンシート上にさらにＲｕ０ｚ−ガラス系の抵抗材
料ベースＩ・を所定の形状に印刷し、これらのソートを
上記と同様に複数枚積層・圧着し、得られた積層体を所
定の寸法に切断したのち、上記と同様に焼成することに
より得られる。
場合、上記のごとく配線パターンを形成したセラミック
グリーンシート上にさらにＲｕ０ｚ−ガラス系の抵抗材
料ベースＩ・を所定の形状に印刷し、これらのソートを
上記と同様に複数枚積層・圧着し、得られた積層体を所
定の寸法に切断したのち、上記と同様に焼成することに
より得られる。
（発明が解決しようとする課題）
しかしながら、上記従来の抵抗体を内蔵したセラミック
多層配線基板は、上記基板を焼成する際に避けることの
できない炉内の温度や雰囲気等の条件の微妙な変動によ
り、Ｒｕ Ｏ２−ガラス系の抵抗体材料の反応状態が大
きく影響を受け、その結果、上記抵抗体の抵抗値にばら
つきが生じ、多層配線基板の製品歩留りが大きく低下し
てしまうという問題点が発生していた。
多層配線基板は、上記基板を焼成する際に避けることの
できない炉内の温度や雰囲気等の条件の微妙な変動によ
り、Ｒｕ Ｏ２−ガラス系の抵抗体材料の反応状態が大
きく影響を受け、その結果、上記抵抗体の抵抗値にばら
つきが生じ、多層配線基板の製品歩留りが大きく低下し
てしまうという問題点が発生していた。
本発明の目的は、上記従来の問題点を解決して、内蔵す
る抵抗体の抵抗値が焼成時の条件変動の影響を受は難い
低温焼成型セラミック多層配線基板を提供することにあ
る。
る抵抗体の抵抗値が焼成時の条件変動の影響を受は難い
低温焼成型セラミック多層配線基板を提供することにあ
る。
（課題を解決するための手段）
本発明は、ＡｇもしくはＡｇ合金を配線導体として用い
た低温焼成型セラミック多層配線基板において、Ａｇ−
Ｐｄ系合金からなる抵抗体を内蔵していることを特徴と
するものである。
た低温焼成型セラミック多層配線基板において、Ａｇ−
Ｐｄ系合金からなる抵抗体を内蔵していることを特徴と
するものである。
（作用）
本発明の低温焼成型セラミック多層配線基板においては
、原子比が１：１前後で、比較的高い電気抵抗率を示す
ＡｇとＰｄの合金を抵抗体として用いることにより、該
合金のそれぞれの成分が固溶状態にあるため、焼成条件
等の変動に対して安定である。
、原子比が１：１前後で、比較的高い電気抵抗率を示す
ＡｇとＰｄの合金を抵抗体として用いることにより、該
合金のそれぞれの成分が固溶状態にあるため、焼成条件
等の変動に対して安定である。
（実施例）
犬１」ロー
Ａｆ２０３ ４５ｗｔ％、５ｉＯａ ３５ｗｔ％、
Ｂ２Ｏ３３ｗｔ％、ＣａＯ５ｗｔ％、Ｍｇ０ ３．５
ｗｔ％、Ｃｒ ｚ Ｏｓ ３ ｗ ｔ％、Ｌｊｚ○
０．５ｗｔ％からなる低温焼成セラミック材料粉末に
有機バインダとしてポリビニルブチラールを３ｗｔ％、
溶剤としてイソプロピルアルコールとトルエンの１対１
混合液を１００ｗｔ％、可塑剤としてジブチルフタレー
トを６ｗｔ％添加して混合し、得られたスラリをドクタ
ブレード法によりシート状に形成し、得られたセラミッ
クグリーンシートを所定の大きさに切断し、必要な箇所
にピアホールを形成した。
Ｂ２Ｏ３３ｗｔ％、ＣａＯ５ｗｔ％、Ｍｇ０ ３．５
ｗｔ％、Ｃｒ ｚ Ｏｓ ３ ｗ ｔ％、Ｌｊｚ○
０．５ｗｔ％からなる低温焼成セラミック材料粉末に
有機バインダとしてポリビニルブチラールを３ｗｔ％、
溶剤としてイソプロピルアルコールとトルエンの１対１
混合液を１００ｗｔ％、可塑剤としてジブチルフタレー
トを６ｗｔ％添加して混合し、得られたスラリをドクタ
ブレード法によりシート状に形成し、得られたセラミッ
クグリーンシートを所定の大きさに切断し、必要な箇所
にピアホールを形成した。
しかる後、Ａｇを主成分とする導体ペーストで、上記セ
ラミックグリーンシート上に配線パターンを印刷した。
ラミックグリーンシート上に配線パターンを印刷した。
この時、上記ピアホールは導体ペーストで充填される。
次に、内部抵抗を形成するために、ＡｇとＰｄを重量比
で５０：５０ （原子比で約５：５）の割合で含む合金
の粉末と有機ビヒクルからなる抵抗体ペーストで、上記
セラミックグリーンシート上に所定の形状に印刷した。
で５０：５０ （原子比で約５：５）の割合で含む合金
の粉末と有機ビヒクルからなる抵抗体ペーストで、上記
セラミックグリーンシート上に所定の形状に印刷した。
この形状は、具体的には、幅０．２５ｍｍ、長さ２９ｍ
ｍの線状パターンである。
ｍの線状パターンである。
このようにして得られたシートを複数枚重ね、１００℃
、２５０ｋｇ／ｃｍ２で１０分間熱圧着したのち、５０
ｍｍＸ３０ｍｍの寸法に切断し、セラミックグリーンシ
ート積層体を得た。
、２５０ｋｇ／ｃｍ２で１０分間熱圧着したのち、５０
ｍｍＸ３０ｍｍの寸法に切断し、セラミックグリーンシ
ート積層体を得た。
こうして得られた積層体を、大気中で７００℃まで４℃
／分で昇温し、７００℃から９２０℃まで２０℃／分で
昇温し、９２０℃で２０分キープしたのち、再び室温ま
で一り０℃／分で降温するパターンで焼成して、セラミ
ック多層配線基板を得た。こうして得られた基板の内部
に形成された抵抗体について、抵抗体の単位長さ（１ｃ
ｍ）当たりの抵抗値を測定したところ、２５Ωであった
。
／分で昇温し、７００℃から９２０℃まで２０℃／分で
昇温し、９２０℃で２０分キープしたのち、再び室温ま
で一り０℃／分で降温するパターンで焼成して、セラミ
ック多層配線基板を得た。こうして得られた基板の内部
に形成された抵抗体について、抵抗体の単位長さ（１ｃ
ｍ）当たりの抵抗値を測定したところ、２５Ωであった
。
この方法を用いて、５０Ωの抵抗体を２０本内蔵するセ
ラミック多層配線基板を１００個作成し、それぞれの抵
抗体の抵抗値を測定した後、２０本の抵抗体のすべてが
４０Ω〜６０Ωの規格内のセラミック多層配線基板を良
品として製品歩留りを算出した結果、９９％であった。
ラミック多層配線基板を１００個作成し、それぞれの抵
抗体の抵抗値を測定した後、２０本の抵抗体のすべてが
４０Ω〜６０Ωの規格内のセラミック多層配線基板を良
品として製品歩留りを算出した結果、９９％であった。
支ムＪＬＩＬ
抵抗体ペーストのＡｇとＰｄの合金のＡｇとＰｄの重量
比を６：４（ＡｇとＰｄの原子比で約６：４）に変え、
抵抗体の長さを２５ｍｍにしたこと以外は上記実施例１
と同様にしてセラミック多層配線基板を得た。こうして
得られた基板の内部に形成された抵抗体について、抵抗
体の単位長さ（１ｃｍ）当たりの抵抗値を測定したとこ
ろ、２０Ωであった。この方法を用いて、５０Ωの抵抗
体を２０本内蔵するセラミック多層配線基板を１００個
作成し、それぞれの抵抗体の抵抗値を測定したところ、
製品歩留りは９９％であった。
比を６：４（ＡｇとＰｄの原子比で約６：４）に変え、
抵抗体の長さを２５ｍｍにしたこと以外は上記実施例１
と同様にしてセラミック多層配線基板を得た。こうして
得られた基板の内部に形成された抵抗体について、抵抗
体の単位長さ（１ｃｍ）当たりの抵抗値を測定したとこ
ろ、２０Ωであった。この方法を用いて、５０Ωの抵抗
体を２０本内蔵するセラミック多層配線基板を１００個
作成し、それぞれの抵抗体の抵抗値を測定したところ、
製品歩留りは９９％であった。
文］口烈」−
抵抗体ペーストのＡｇとＰｄの合金のＡｇとＰｄの重量
比を３ニア（ＡｇとＰｄの原子比で約３＝７）に変え、
抵抗体の長さを２５ｍｍにしたこと以外は上記実施例１
と同様にしてセラミック多層配線基板を得た。こうして
得られた基板の内部に形成された抵抗体について、抵抗
体の単位長さ（１ｃｍ）当たりの抵抗値を測定したとこ
ろ、２０Ωであった。この方法を用いて、５０Ωの抵抗
体を２０本内蔵するセラミック多層配線基板を１００個
作成し、それぞれの抵抗体の抵抗値を測定したところ、
製品歩留りは９９％であった。
比を３ニア（ＡｇとＰｄの原子比で約３＝７）に変え、
抵抗体の長さを２５ｍｍにしたこと以外は上記実施例１
と同様にしてセラミック多層配線基板を得た。こうして
得られた基板の内部に形成された抵抗体について、抵抗
体の単位長さ（１ｃｍ）当たりの抵抗値を測定したとこ
ろ、２０Ωであった。この方法を用いて、５０Ωの抵抗
体を２０本内蔵するセラミック多層配線基板を１００個
作成し、それぞれの抵抗体の抵抗値を測定したところ、
製品歩留りは９９％であった。
丸ｉ伍１
抵抗体ペーストを、Ａ８単体とＰｄ単体を重量比で１：
１ （原子比で約１：１）の割合で含む粉末と有機ビヒ
クルからなるものに変えたこと以外は上記実施例１と同
様にしてセラミック多層配線基板を得た。こうして得ら
れた基板の内部に形成された抵抗体について、抵抗体の
単位長さ（ＩＣｍ）当たりの抵抗値を測定したところ、
２５Ωであった。この方法を用いて、５０Ωの抵抗体を
２０本内蔵するセラミック多層配線基板を１００個作成
し、それぞれの抵抗体の抵抗値を測定したところ、製品
歩留りは９９％であった。
１ （原子比で約１：１）の割合で含む粉末と有機ビヒ
クルからなるものに変えたこと以外は上記実施例１と同
様にしてセラミック多層配線基板を得た。こうして得ら
れた基板の内部に形成された抵抗体について、抵抗体の
単位長さ（ＩＣｍ）当たりの抵抗値を測定したところ、
２５Ωであった。この方法を用いて、５０Ωの抵抗体を
２０本内蔵するセラミック多層配線基板を１００個作成
し、それぞれの抵抗体の抵抗値を測定したところ、製品
歩留りは９９％であった。
−較舅
抵抗体ペーストを、Ｒｕ Ｏ２−ガラス系をｔａ分きす
る抵抗材料と有機ビヒクルからなるものに変えたこと以
外はＬ記実施例１と同様にして、５０Ωの抵抗体を２０
本内蔵するセラミック多層配線基板を１００個作成した
ところ、製品歩留りは７３％であった。
る抵抗材料と有機ビヒクルからなるものに変えたこと以
外はＬ記実施例１と同様にして、５０Ωの抵抗体を２０
本内蔵するセラミック多層配線基板を１００個作成した
ところ、製品歩留りは７３％であった。
以上の実施例および比較例の結果に示される通り、本発
明の実施例では、所望の抵抗値を有する抵抗体を内蔵し
た低温焼成型セラミック多層へ、１線基板を高い歩留り
で得られたのに対し、従来の抵抗体材料を用いた比較例
では、満足な抵抗値をイ１する抵抗体を内蔵したセラミ
ック多層配線基板を商い歩留りで得ることはできなかっ
た。
明の実施例では、所望の抵抗値を有する抵抗体を内蔵し
た低温焼成型セラミック多層へ、１線基板を高い歩留り
で得られたのに対し、従来の抵抗体材料を用いた比較例
では、満足な抵抗値をイ１する抵抗体を内蔵したセラミ
ック多層配線基板を商い歩留りで得ることはできなかっ
た。
なお、Ａ ｇ −Ｐ ｄ系系合金からなる抵抗体で得る
ことが可能な抵抗値の範囲は、従来の１￥膜抵抗体で得
られる範囲に比べてかなり限定されるが、例えば高周波
回路で終端抵抗きして用いられる５００前後の抵抗体等
古しては、−を分に使用ｉＪ能である。
ことが可能な抵抗値の範囲は、従来の１￥膜抵抗体で得
られる範囲に比べてかなり限定されるが、例えば高周波
回路で終端抵抗きして用いられる５００前後の抵抗体等
古しては、−を分に使用ｉＪ能である。
また、上記実施例に示Ｉ゛通り、ＡｇとＰｄのＩｉＸ子
比を６：４から３ニアとした場合には比較的高い抵抗値
が得られるが、本発明はこれに限定されるものでなく、
これ以外の範囲でも本発明の効果は得られる。
比を６：４から３ニアとした場合には比較的高い抵抗値
が得られるが、本発明はこれに限定されるものでなく、
これ以外の範囲でも本発明の効果は得られる。
また、他の公知の＠早漏加物を加えることにより、相応
の添加効果を得ることができる。
の添加効果を得ることができる。
更に、実施例４に示したように、抵抗体ペーストの原材
料に、Ａｇ粉末とＰｄ粉末を混合して用いて゛も、焼成
の過程で合金化がおこり、最初から合金の粉末を用いた
ものと同様な効果が得られる、（効果） 本発明の低温焼成型セラミック多層配線基板によれば、
所望の抵抗値を有する抵抗体を内蔵し、小型かつ高密度
のセラミック多層配線基板を肖ることができる。
料に、Ａｇ粉末とＰｄ粉末を混合して用いて゛も、焼成
の過程で合金化がおこり、最初から合金の粉末を用いた
ものと同様な効果が得られる、（効果） 本発明の低温焼成型セラミック多層配線基板によれば、
所望の抵抗値を有する抵抗体を内蔵し、小型かつ高密度
のセラミック多層配線基板を肖ることができる。
Claims (1)
- ＡｇもしくはＡｇ合金を配線導体として用いた低温焼
成型セラミック多層配線基板において、Ａｇ−Ｐｄ系合
金からなる抵抗体を内蔵していることを特徴とする低温
焼成型セラミック多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044261A JPH0691323B2 (ja) | 1989-02-25 | 1989-02-25 | 低温焼成型セラミック多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1044261A JPH0691323B2 (ja) | 1989-02-25 | 1989-02-25 | 低温焼成型セラミック多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224298A true JPH02224298A (ja) | 1990-09-06 |
| JPH0691323B2 JPH0691323B2 (ja) | 1994-11-14 |
Family
ID=12686574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1044261A Expired - Fee Related JPH0691323B2 (ja) | 1989-02-25 | 1989-02-25 | 低温焼成型セラミック多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691323B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010514175A (ja) * | 2006-12-21 | 2010-04-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 基板上に電気抵抗を製造する方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4957366A (ja) * | 1972-10-04 | 1974-06-04 | ||
| JPS5543275A (en) * | 1978-09-22 | 1980-03-27 | Ntn Toyo Bearing Co Ltd | Closed type automatic valve clearance controller |
| JPS61274397A (ja) * | 1985-05-30 | 1986-12-04 | 株式会社住友金属セラミックス | 低温焼成セラミツクス基板及びその製造方法 |
| JPS63261796A (ja) * | 1987-04-20 | 1988-10-28 | 株式会社日立製作所 | 多層ハイブリツドｉｃ基板の製造方法 |
-
1989
- 1989-02-25 JP JP1044261A patent/JPH0691323B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4957366A (ja) * | 1972-10-04 | 1974-06-04 | ||
| JPS5543275A (en) * | 1978-09-22 | 1980-03-27 | Ntn Toyo Bearing Co Ltd | Closed type automatic valve clearance controller |
| JPS61274397A (ja) * | 1985-05-30 | 1986-12-04 | 株式会社住友金属セラミックス | 低温焼成セラミツクス基板及びその製造方法 |
| JPS63261796A (ja) * | 1987-04-20 | 1988-10-28 | 株式会社日立製作所 | 多層ハイブリツドｉｃ基板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010514175A (ja) * | 2006-12-21 | 2010-04-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 基板上に電気抵抗を製造する方法 |
| JP4763833B2 (ja) * | 2006-12-21 | 2011-08-31 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 基板上に電気抵抗を製造する方法および電流センサ抵抗を備えた基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691323B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098067B1 (en) | Method for producing multilayered glass-ceramic structure with copper-based conductors therein | |
| JP4817951B2 (ja) | 厚膜導体組成物ならびにｌｔｃｃ回路およびデバイスにおけるその使用 | |
| JP3532926B2 (ja) | 抵抗配線基板およびその製造方法 | |
| US5294477A (en) | Functionally gradient circuit board | |
| US3784887A (en) | Process for making capacitors and capacitors made thereby | |
| JP3467872B2 (ja) | 多層セラミック基板の製造方法 | |
| JPWO2004055836A1 (ja) | 抵抗材料、抵抗体、抵抗器、および抵抗器の製造方法 | |
| US5036027A (en) | Resistive paste and resistor material therefor | |
| JP2002026528A (ja) | 導電性ペーストおよび多層セラミック基板 | |
| JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH02224298A (ja) | 低温焼成型セラミック多層配線基板 | |
| KR100795571B1 (ko) | 후막 저항체용 페이스트와 그것의 제조방법 및 후막 저항체 | |
| JPH06224556A (ja) | 低温焼成多層基板 | |
| JP2001291959A (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
| JPH02224297A (ja) | 低温焼成型セラミック多層配線基板 | |
| JPH08298359A (ja) | 銅厚膜回路基板 | |
| JPS61288484A (ja) | セラミツク配線基板用導体混練物 | |
| JPH09186044A (ja) | 積層電子部品用内部電極材料ペースト、積層電子部品及びその製造方法 | |
| JP2004186427A (ja) | 厚膜回路基板及び厚膜回路基板の製造方法 | |
| JPH02224296A (ja) | セラミック多層配線基板 | |
| JP2615114B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP3538700B2 (ja) | 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板 | |
| JPH0554718B2 (ja) | ||
| JPH0224907A (ja) | ペースト組成物およびこれを用いたパターン形成方法 | |
| JPH01138793A (ja) | セラミック多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |